В.А. Фролов

ЭЛЕКТРОННАЯ ТЕХНИКА

В двух частях

Часть 2

Схемотехника электронных схем

Рекомендовано
Московским государственным технологическим
университетом «СТАНКИН»
в качестве учебника для студентов, обучающихся
по специальности «Автоматика и телемеханика
на транспорте (на железнодорожном транспорте)» СПО.
Регистрационный номер рецензии 432
от 20 октября 2014 г. базового учреждения
ФГАУ «Федеральный институт развития образования»

Москва
2015

УДК 621.3
ББК 31.2
Ф91

Р е ц е н з е н т: преподаватель Орловского филиала государственного бюджетного образовательного учреждения высшего профессионального образования «Московский государственный университет путей сообщения» *А.С. Одиноков*

Фролов В.А.

Ф91 Электронная техника: учебник: в 2 ч. — М.: ФГБОУ «Учебно-методический центр по образованию на железнодорожном транспорте», 2015.

ISBN 978-5-89035-834-9

Ч. 2: Схемотехника электронных схем. — 611 с.

ISBN 978-5-89035-836-3

Подробно рассмотрены принципы построения и работы типовых электронных узлов и устройств: усилительных каскадов, операционных усилителей, компараторов, генераторов гармонических колебаний, стабилизаторов частоты и устройств цифровой схемотехники.

Описаны фундаментальные базовые схемные решения в дискретной и интегральной схемотехнике для аналоговых и цифровых электронных устройств.

Предназначен для студентов техникумов и колледжей железнодорожного транспорта, обучающихся по специальности «Автоматика и телемеханика на транспорте» (на железнодорожном транспорте), а также может быть полезно специалистам, связанным с эксплуатацией электронных устройств и интересующимся современной электронной техникой.

УДК 621.3
ББК 31.2

ISBN 978-5-89035-836-3 (ч. 2)
ISBN 978-5-89035-834-9

© Фролов В.А., 2015
© ФГБОУ «Учебно-методический центр по образованию на железнодорожном транспорте», оформление, 2015

Введение

Электроника — отрасль науки и техники, занимающаяся изучением физических основ функционирования, разработкой, изготовлением и практическим применением электронных приборов и устройств, работа которых основана на протекании электрического тока в твердом теле, вакууме и газе.

Электроника подразделяется на два крупных научных направления:

– радиоэлектроника (РЭ) — применение электроники в радиотехнике и телевидении;

– промышленная электроника (ПЭ) — применение электроники на транспорте, в промышленности и электроэнергетике.

Промышленная электроника в свою очередь подразделяется на информационную и энергетическую электронику.

К информационной электронике относятся электронные системы и устройства, связанные с измерением, контролем и управлением промышленными объектами и технологическими процессами, а также устройства для передачи, обработки и отображения информации (усилители сигналов, генераторы напряжений, логические схемы, счетчики, индикаторы, дисплеи ЭВМ и т.д.).

Энергетическая электроника имеет дело с преобразованием одного вида электроэнергии в другой (электроприводы, электрическая тяга, электроэнергетика, электротермия, электротехнологии и т.д.).

Современная полупроводниковая электроника обеспечивает построение самых разных устройств автоматизации производственных процессов, в том числе и для систем управления перевозочным процессом на железнодорожном транспорте.

На основе электронных полупроводниковых приборов и схемотехнических решений на их базе в системах автоматики и телемеханики на железнодорожном транспорте разрабатывается и применяется большое количество преобразователей электроэнергии, устройств автоматического и телемеханического контроля и управления, релейной защиты, вычислительной техники и т.д.

Одна из сильнейших характеристик электронных схем — гибкость их применения. Многие базовые схемы можно объединять многочисленными способами для выполнения, казалось бы, совершенно разных функций.

Современное развитие электроники связано с созданием микросборок, а затем и микросхем. Разработка планарной технологии полупроводниковых структур (конец 1950-х—начало 1960-х гг.) и методов интеграции многих элементарных приборов (транзисторов, диодов, конденсаторов, резисторов) на одной монокристаллической полупроводниковой пластине привела к созданию нового направления в электронике — микроэлектроники.

Основные разработки в области микроэлектроники направлены на создание схемотехнических решений интегральных схем (ИС) — микроминиатюрных электронных устройств, которые способствуют развитию информационной электроники и микроминиатюризации электронных средств на больших (БИС) и сверхбольших (СБИС) интегральных схемах.

Микроэлектроника открыла новые возможности для решения таких задач, как автоматизация управления технологическими процессами, переработка информации, совершенствование вычислительной техники и др.

Важными направлениями научно-технического прогресса в электронике являются проектирование и разработка электронных приборов и устройств базовых электронных схем и создаваемых на их основе более сложных систем.

Принципы проектирования схем электронных устройств составляют основу техники проектирования схемных решений — *схемотехники*.

Схемотехника предусматривает разработку структуры устройства (с учетом специфики его функционирования в составе технической системы) и расчет параметров входящих в него элементов и функциональных связей между ними, а также определяет оптимальный режим их работы.

Электронные устройства создаются на основе двух схемотехнических решений: на дискретной и интегральной схемотехнике, каждая из которых имеет свои особенности и тенденцию к совершенствованию и самостоятельному существованию.

Применение интегральной схемотехники на базе микроэлектроники потребовало создания новых схемотехнических решений для электронных схем, так как схемные решения, применяемые в дискретной схемотехнике, не могут быть полностью реализованы в интегральной схемотехнике.

Создание новых схемотехнических решений для интегральной схемотехники потребовало разработки новых полупроводниковых структур элементов и компонентов схем. В России академик Ж.И. Алферов разработал полупроводниковые гетероструктуры для высокоскоростной оптоэлектроники (в 2000 г. он получил за эти работы Нобелевскую премию по физике).

Раздел 2

ОСНОВЫ СХЕМОТЕХНИКИ ЭЛЕКТРОННЫХ СХЕМ

Глава 9. УСИЛИТЕЛИ ЭЛЕКТРИЧЕСКИХ СИГНАЛОВ

9.1. Общие сведения об усилителях

Усилителем электрических сигналов называется электронное устройство, преобразующее электрическую энергию источника питания в энергию выходных электрических сигналов под управлением входных электрических сигналов, подаваемых на источник питания через усилительный элемент — транзистор, электронную лампу, туннельный диод, вариконд и т.п. При этом чем меньше мощности требуется затратить для управления изменением тока усилительного элемента, тем больше усиление по мощности дает усилитель.

Существуют приборы, которые могут усиливать либо напряжение (например, повышающий трансформатор), либо ток (понижающий трансформатор). Но в этих приборах не происходит усиления по мощности. Из-за потерь в трансформаторе мощность на его выходе меньше, чем на входе.

Характерная особенность электронных приборов, используемых для усиления, заключается в том, что они всегда обеспечивают усиление входного сигнала по мощности. Это объясняется их параметрами и схемами включения, из которых видно, что в любых схемах включения ток и напряжение на выходе больше, чем на входе усилительного элемента. Так как ток и напряжение определяют мощность ($P = UI$), то можно говорить и об усилении мощности с помощью усилительных элементов.

Усилитель электрических сигналов представляет собой активный четырехполюсник, структурная схема которого приведена на рис. 9.1.



Рис. 9.1. Структурная схема усилителя

Основой усилителя является управляемый усилительный элемент (УЭ), который подключен к источнику питания (ИП). Режим и условия работы усилительного элемента задают устройства смещения, подключенные во входные и выходные цепи усилительного элемента (УСм), и элементы конструктивной нагрузки в выходной цепи усилителя (R). Для связи усилительного элемента с нагрузкой (Н) и источником сигнала (ИС) в усилителе предусматриваются цепи связи (ЦС).

Совокупность усилительного элемента со всеми дополнительными элементами, обеспечивающими заданный режим работы, называют *каскадом усиления*.

На практике реальные усилители состоят из нескольких каскадов для получения необходимого усиления, так как один каскад не всегда может обеспечить требуемое усиление. Таким образом, усилитель состоит из определенного числа каскадов. При этом выходной усилительный сигнал предыдущего каскада становится входным сигналом последующего каскада и получает дополнительное усиление.

Общее число каскадов усилителя определяется требуемым коэффициентом усиления и тем, какое усиление может дать каждый каскад. Источник сигнала (например, микрофон, линия, датчик) подключается к входу первого каскада. Потребитель усиленного сигнала, т.е. нагрузка (ею может быть линия, измерительный прибор или устройство, исполнительный механизм и т.п.), подключается к выходу последнего каскада усиления, который называют выходным или оконечным каскадом усиления (ОКУ) (рис. 9.2). Все каскады многокаскадного усилителя до выходного можно считать предварительными каскадами усиления (ПКУ), или проходными каскадами усиления, но в этом случае входной каскад останется каскадом предварительного усиления.



Рис. 9.2. Структурная схема многокаскадного усилителя электрических сигналов

Задача оконечного (выходного) каскада — отдать в нагрузку заданную мощность или напряжение. Задача предварительных каскадов — усилить входной сигнал источника сигнала до уровня, который необходимо подать на вход оконечного каскада, чтобы получить на его выходе заданную мощность или напряжение. Каскад предварительного усиления перед оконечным каскадом иногда называют предоконечным каскадом усиления (ПОКУ), в задачу которого входит согласование необходимого уровня сигнала на входе оконечного усилителя.

Каждый каскад характеризуется своими входными и выходными сопротивлениями. Входное сопротивление следующего каскада включено параллельно выходному сопротивлению предыдущего каскада. При параллельном соединении двух сопротивлений общее сопротивление меньше наименьшего из них, т.е. входное сопротивление следующего каскада фактически становится сопротивлением нагрузки предыдущего каскада.

Таким образом, в многокаскадных усилителях одним из важных вопросов является согласование входного сопротивления первого каскада с внутренним сопротивлением источника сигнала, входного сопротивления последующего каскада с выходным сопротивлением предыдущего, а также выходного сопротивления оконечного (выходного) каскада с сопротивлением потребителя усиленного сигнала. Для передачи усиленного сигнала с одного каскада на другой применяют цепи межкаскадных связей. Кроме того, во многих усилителях предусматриваются различные виды регулировок, с помощью которых меняются уровень выходной мощности и различные качественные показатели усилителей.

9.2. Классификация усилителей

Усилители электрических сигналов являются одним из наиболее распространенных устройств в электронной аппаратуре, применяемой в различных областях науки и техники. Особенно широкое применение усилители находят в аппаратуре автоматики, телемеханики, диагностики, телеметрического контроля и управления, связи и т.д.

Для классификации усилителей используют следующие отличительные признаки.

По виду усиливаемых электрических сигналов во времени:

– *усилители непрерывных по времени сигналов*, т.е. сигналов, имеющих медленный непрерывный периодический характер изменения амплитуды;

– *усилители импульсных сигналов*, т.е. сигналов с быстроменяющимся значением амплитуды.

По абсолютному значению усиливаемых частот:

– *усилители постоянного тока* (УПТ) усиливают как постоянную, так и переменную составляющую сигнала с частотой до 50 Гц (применяются в измерительной технике);

– *усилители переменного тока* усиливают только переменную составляющую сигнала. В зависимости от абсолютных значений нижней $f_{нч}$ и верхней $f_{вч}$ частот сигнала они делятся:

• *усилители низкой (звуковой) частоты* (УЗЧ) с $f_{нч}$ = 20 Гц до $f_{вч}$ = 20 кГц, т.е. в полосе частот, которые воспринимает человеческое ухо (применяются в звуковоспроизводящей аппаратуре, устройствах автоматики и вычислительной технике);

• *усилители высокой частоты* (УВЧ) (для частоты выше звуковой) являются избирательными (полосовыми) усилителями; усиливают сигналы в узкой полосе частот ($П = f_{вч1} - f_{вч2}$) f = 20 кГц—100 МГц и их называют узкополосными. УВЧ применяются в высокочастотных трактах передатчиков и приемников;

• *широкополосные усилители* (ШПУ), у которых ширина полосы частот усиливаемых сигналов составляет f = 20Гц—100 МГц (применяются в устройствах импульсной связи, видеоусилителях и радиолокации).

По току активного (усилительного) элемента:

– *ламповые* (электровакуумные приборы);

– *транзисторные* (биполярные и полевые транзисторы);

– *параметрические*, в которых усиление сигналов происходит за счет изменения параметров элементов в схеме (например, в контуре LC, изменяя L или C, можно добиться генерации незатухающих колебаний);

– *квантовые усилители* — устройства для усиления электромагнитных волн СВЧ или оптического диапазона за счет эффекта вынужденного излучения атомов, молекул или ионов.

По характеру нагрузки:

– *усилители напряжения*, на выходе которых получают усиленное напряжение, повторяющее по форме входной сигнал;

– *усилители тока*, обеспечивающие на выходе требуемый ток;

– *усилители мощности*, преобразующие малую мощность входного сигнала в большую мощность на выходе.

Такое разделение усилителей является условным, так как в любом случае в конечном счете усиливается мощность. Усиление тока или напряжения во многом зависит от схемы включения усилительного (активного) элемента. Различают схемы включения, в которых транзисторы (биполярный или полевой) включены по схеме с общим эмиттером или истоком, с общими базой или затвором либо с общим коллектором или стоком. При использовании в качестве усилительного элемента электровакуумного триода используются схемы включения: с общим катодом, с общим управляющим электродом (сеткой) или с общим анодом.

Во всех схемах включения происходит усиление и тока и напряжения, что соответствует усилению и мощности. Однако в одних схемах усиление напряжения больше, чем тока, или наоборот. В связи с этим схемы, имеющие большее усиление напряжения, называют усилителями напряжения, а с преобладанием усиления тока — усилителями тока. Усилительные каскады с общим коллектором, стоком и анодом называют соответственно эмиттерными, стоковыми или катодными повторителями. Общее свойство усилителя — усиление мощности сохраняется и в повторителях, поэтому повторитель напряжения усиливает входной ток, а повторитель тока — напряжение.

По назначению:

– усилители линейные; усилители микрофонные; дифференциальные усилители; операционные усилители; и т.д.

По конструктивному исполнению:

– дискретной технологии; интегральной технологии; интегральной микросхемотехники.

По числу каскадов:

– однокаскадные; многокаскадные.

9.3. Основные технические показатели работы усилителей

Электронные усилители должны удовлетворять определенным техническим требованиям. Свойства усилителей характеризуются эксплуатационными и качественными показателями.

Эксплуатационными показателями работы усилителя являются: входные и выходные параметры, КПД, чувствительность.

Качественными показателями работы усилителя являются: коэффициент усиления усилителя, диапазон усиливаемых частот (полоса пропускания) усилителем, вносимые усилителем искажения, уровень помех усилителя и т.д.

В зависимости от соотношения внутреннего сопротивления источника входного сигнала $R_{\text{г}}$ и входного сопротивления усилителя $R_{\text{вх}}$ источник сигнала может работать в режиме холостого хода ($R_{\text{вх}} > R_{\text{г}}$), короткого замыкания ($R_{\text{вх}} < R_{\text{г}}$), согласования ($R_{\text{вх}} = R_{\text{г}}$). Исходя из этого, усилители условно делят на усилители напряжения, усилители тока и усилители мощности.

По соотношению между выходным $R_{\text{вых}}$ и нагрузочным $R_{\text{н}}$ сопротивлением усилители можно разделить на усилители с потенциальным выходом $\left(R_{\text{н}} \gg R_{\text{вх}}\right)$, с токовым выходом $\left(R_{\text{н}} \ll R_{\text{вх}}\right)$ и с мощностным выходом ($R_{\text{н}} = R_{\text{вых}}$).

Эксплуатационные показатели усилителей. *Входные параметры:* $U_{\text{вх}}$ — входное напряжение; $I_{\text{вх}}$ — входной ток; $P_{\text{вх}} = U_{\text{вх}} I_{\text{вх}}$ — входная мощность, при которой усилитель отдает в нагрузку заданную мощность, ток или напряжение; $R_{\text{вх}}$ — входное сопротивление.

Выходные параметры: $U_{\text{вых}}$ — выходное напряжение; $I_{\text{вых}}$ — выходной ток; $P_{\text{вых}} = U_{\text{вых}} I_{\text{вых}}$ — выходная мощность, отдаваемая усилителем в нагрузку; $R_{\text{вых}}$ — выходное сопротивление.

Коэффициент полезного действия (КПД)

Работа усилителя основана на преобразовании мощности источника питания в полезный выходной сигнал. Следовательно, любой усилитель потребляет определенную мощность от источника питания. Различают полный (промышленный) и электрический КПД.

Полный или промышленный КПД усилителя определяют как

$$\eta_{\text{у}} = \frac{P_{\text{вых}}}{\sum P_{\text{общ}}},$$

где $P_{\text{вых}}$ — полная полезная мощность на выходе усилителя; $\sum P_{\text{общ}}$ — мощность, потребляемая всеми цепями усилителя (входные и выходные цепи). При расчете суммарной потребляемой мощности $\left(\sum P_{\text{общ}}\right)$ учитывают потери мощности во входной и выходной цепях, мощность источника сигнала, мощность, потребляемую от источника питания, потери на нагрев и т.д.

Электрический КПД электронного усилителя представляет собой отношение выходной мощности, отдаваемой усилителем в нагрузку, к общей мощности, потребляемой от источника питания (P_0)

$$\eta_{\text{у}} = \frac{P_{\text{вых}}}{P_0}.$$

Коэффициент полезного действия выражают в относительных единицах (например, $\eta = 0{,}5$) или в процентах ($\eta\% = \eta 100$). В зависимости от типов усилителей электрический КПД может составлять от 20 до 75 %.

Качественные показатели. Коэффициент усиления — важнейший качественный показатель усилителя. В усилительной технике используются различные коэффициенты усиления (по напряжению, току и мощности). В зависимости от размерности коэффициента усиления различают относительные (безразмерные) и логарифмические, выраженные в децибелах.

Рассмотрим относительные коэффициенты усиления, в которых входные и выходные сигналы выражены в одних и тех же количественных единицах.

Коэффициентом усиления по напряжению называют отношение установившегося значения напряжения сигнала на выходе усилителя $U_{\text{вых}}$ к напряжению сигнала на его входе $U_{\text{вх}}$:

$$K_U = \frac{U_{\text{вых}}}{U_{\text{вх}}}.$$

Для усилителей на биполярных транзистора используют сквозной коэффициент усиления — $K^* = U_{вых}/E_г$, где $E_г$ — ЭДС источника сигнала (генератора). Это объясняется тем, что биполярные транзисторы имеют очень малое входное сопротивление и при большом внутреннем сопротивлении источника сигнала значительная часть напряжения падает на внутреннем сопротивлении источника. Это приводит к уменьшению $U_{вх}$ на усилителе, следовательно, и к уменьшению напряжения $U_{вых}$. Из этого следует, что $U_{вх}$ зависит и от сопротивления источника сигнала $R_г$:

$$U_{вх} = E_г \frac{R_{вх}}{R_{вх} + R_г},$$

где $\frac{R_{вх}}{R_{вх} + R_г} = k_{вх}$ — коэффициент передачи, или коэффициент ослабления входной цепи.

Коэффициентом усиления по току называют отношение установившегося значения тока сигнала на выходе (в нагрузке) $I_{вых}$ к току сигнала на входе $I_{вх}$

$$K_I = \frac{I_{вых}}{I_{вх}}.$$

Коэффициент усиления по мощности равен отношению мощности на выходе усилителя (в нагрузке) к мощности на входе

$$K_I = \frac{P_{вых}}{P_{вх}}.$$

При последовательном соединении нескольких (N) каскадов в многокаскадном усилителе результирующий относительный коэффициент равен произведению коэффициентов усиления отдельных каскадов:

$$K = K_1 K_2 K_3 \ldots K_N.$$

В связи с тем что распространение электромагнитной энергии в линиях, а также восприятие органов чувств человека подчиняются логарифмическому закону, то часто коэффициент усиления выражают в логарифмических единицах — децибелах. Современные усилители имеют очень большой относительный коэффициент усиления, а выражение в логарифмических единицах уменьшает его числовое значение записи, упрощая расчеты.

Децибел (дБ) — десятая часть десятичного логарифма отношения мощностей на выходе и входе усилителя (относительного коэффициента) называется белом (Б):

$$1\,\text{Б} = \frac{\lg K_\text{р}}{10} = 10\,\text{дБ}.$$

Отсюда следует, что коэффициент усиления по мощности, выраженный в логарифмических единицах — децибелах — равен

$$K_\text{р} = 10 \lg K_\text{р}.$$

Поскольку мощность пропорциональна квадрату тока или напряжения $P = I^2R = U^2/R$, логарифмические коэффициенты по току и напряжению равны: $K_I = 20 \lg K_I$; $K_U = 20 \lg K_U$.

Логарифмический коэффициент усиления многокаскадного усилителя представляет собой сумму логарифмических коэффициентов усиления отдельных каскадов, что также упрощает расчеты:

$$K = K_1 + K_2 + \ldots + K_n, \text{ дБ}.$$

Полоса пропускания усилителя. В реальном усилителе сигналы разных частот усиливаются по-разному. Зависимость коэффициента усиления от частоты сигнала называется *частотной характеристикой*, которая представляет собой зависимость модуля коэффициента усиления от частоты. На рис. 9.3 приведена частотная характеристика



Рис. 9.3. Частотная характеристика усилителя

идеального усилителя (прямая *1*), где модуль коэффициента усиления (K) не зависит от частоты, и частотная характеристика реального усилителя (кривая *2*) переменного тока, где модуль коэффициента усиления K является функцией частоты. При построении частотной характеристики по оси ординат откладывается коэффициент усиления K в линейном или логарифмическом масштабе, а по оси абсцисс — частота f или угловая частота $\omega = 2\pi f$. Так как область низких частот занимает сравнительно узкую полосу (сотни герц), а область высоких частот может составлять десятки и сотни килогерц, то при построении частотной характеристики усилителя по горизонтальной оси, как правило, откладывают частоту в логарифмическом масштабе. На рис. 9.3 это показано путем нанесения неравномерной вертикальной сетки масштаба (вертикальные линии масштаба частоты). На этом графике коэффициент усиления максимален на средней частоте, т.е. $K_{ср}$ — максимальный коэффициент усиления. По частотной характеристике усилителя можно определить граничные частоты и полосу пропускания, т.е. полосу усиливаемых частот. Рабочий диапазон частот усиления (Δf), внутри которого коэффициент усиления почти не изменяется, лежит между низшей $f_н$ и высшей $f_в$ граничными частотами и называется полосой пропускания $\Delta f = f_в - f_н$. Граничные частоты определяют уменьшение коэффициента усиления не более 3 дБ (25—30 %), ухо человека это почти не замечает.

Следует отметить, что частотная характеристика каждого конкретного усилителя может существенно отличаться от характеристики, приведенной на рис. 9.3, так как в каждой схеме усилителя имеется разное количество элементов (особенно конденсаторов, катушек индуктивности и усилительных элементов). Кроме того, создается разное энергетическое воздействие внешней среды на усилитель, что существенно влияет на коэффициент усиления усилителя при изменении частоты входного сигнала. Схемное построение усилителя во многом зависит от его назначения. При этом необходимо учесть, что принцип определения полосы пропускания усилителя остается таким же и в зависимости от назначения усилителя полоса пропускания усилителя может изменять свою ширину и смещаться в область частот, для которых предназначен усилитель. Одновременно с этим изменяется и коэффициент усиления.

В качестве примера на рис. 9.4 приведены частотные характеристики для некоторых видов усилителей, имеющих различные элементы в цепях связи и в нагрузке. По этим характеристикам видно, что коэффициент усиления может возрастать с повышением частоты входного сигнала или понижаться. Так, на характеристике *2* (рис. 9.4), представленной для усилителя с трансформаторной связью и емкостной нагрузкой, коэффициент усиления в области верхних частот резко возрастает, а затем практически резко уменьшается при дальнейшем повышении частоты, что приводит к сужению полосы пропускания усилителя. Частотная характеристика *3* (рис. 9.4) соответствует усилителям с трансформаторной связью и активной нагрузкой. Влияние трансформатора, как индуктивного элемента, основано на увеличении сопротивления индуктивности при увеличении частоты, что и приводит к уменьшнию уровня выходного сигнала, т.е. к уменьшению коэффициента усиления усилителя (характеристика *3* на рис. 9.4).

При совместном действии трансформатра и конденсатора в цепях усилителя, емкостное сопротивление уменьшается при увеличении частоты входного сигнала, что приводит к компенсации повышающегося индуктивного сопротивления и уменьшению общего



Рис. 9.4. Частотная характеристика усилителя с различными связями

сопротивления усилителя, и следовательно, к росту коэффициента усиления (характеристика *2* на рис. 9.4). Однако при определенном значении высоких частот компенсирующее действие емкости прекращается, так как индуктивное сопротивление превышает емкостное и коэффициент усиления резко снижается. Таким образом, введение в схемы усилителей различных элементов изменяет коэффициент усиления электронных усилителей и уменьшает полосу пропускания.

Искажения в усилителях. Под искажениями понимают изменения формы сигнала на выходе усилителя по сравнению с формой сигнала на его входе. В зависимости от причин, вызывающих изменение формы сигнала на выходе усилителя, различают линейные и нелинейные искажения.

Линейные искажения обусловлены зависимостью коэффициента усиления усилителя от частоты. Эти искажения возникают в том случае, если в схеме усилителя имеются реактивные элементы (индуктивности и емкости), сопротивление которых зависит от частоты. Кроме того, они определяются также частотными свойствами усилительных элементов. Уровень линейных искажений в усилителе не зависит от амплитуды усиливаемого сигнала, а зависит лишь от частоты. Следовательно, линейные искажения проявляются лишь в том случае, когда на вход усилителя подается многочастотный сигнал, т.е. сигнал сложной формы. В этом случае форма выходного сигнала может отличаться от формы входного сигнала по двум причинам.

Во-первых из-за неравномерного усиления сигналов, имеющих разные частоты. На рис. 9.5, *а*, показан график несинусоидального сигнала, состоящий из двух гармоник, т.е. многочастотный сигнал. Следовательно, 1-я и 2-я гармоники, имеющие разные частоты, будут усиливаться неодинаково, так как $f_{1г} < f_{2г}$. Это видно из частотной характеристики на рис. 9.3, где на частотах ниже $f_н$ и выше $f_в$ коэффициент усиления ниже, чем на какой-либо средней частоте $f_{ср}$.

Во-вторых, линейные искажения могут возникнуть из-за фазового сдвига усиливаемых частотных сигналов относительно друг друга на входе усилителя, что также приводит к неодинаковому амплитудному воздействию каждой частотной составляющей на вход усилителя и усиливается каждая из составляющих по-разному.



Рис. 9.5. Графики, поясняющие амплитудно-частотные искажения несинусоидального входного сигнала с нулевым фазовым сдвигом между 1-й и 2-й гармониками входного сигнала на выходе усилителя с разными коэффициентами усиления гармоник: *а* — форма входного сигнала; *б* — форма выходного сигнала

При этом необходимо учитывать и то, что и сам усилитель может вносить фазовый сдвиг гармонических составляющих многочастотного сигнала относительно друг друга, что влияет на усиление каждой гармонической составляющей входного сигнала и искажает форму выходного сигнала.

Искажения формы выходного сигнала, вызываемые неодинаковым усилением различных частот, называются *амплитудно-частотными* или просто *частотными* искажениями. Искажения формы выходного сигнала, вызываемые сдвигом фаз выходного сигнала относительно входного, вносимые самим усилителем, называются *фазочастотными* или *фазовыми искажениями*.

Амплитудно-частотные искажения, которые зависят от частоты усиливаемых входных сигналов и угла сдвига между ними, оцениваются коэффициентом частотных искажений M, который представляет собой отношение коэффициента усиления на средней частоте $K_{ср}$ к коэффициенту усиления на заданной частоте K_F $M = K_{ср}/K_F$. Если $M = 1$, амплитудно-частотные искажения отсутствуют.

В технике амплитудно-частотные искажения выражаются в логарифмических единицах, т.е. $M = 20\lg M = 20\lg K_{ср}/K_F = 20\lg K_{ср} - 20\lg K_F$.

Положительное значение M (дБ) соответствует спаду, а отрицательное — подъему частотной характеристики. В многокаскадных усилителях, где одни каскады имеют спад, а другие — подъем частотной характеристики, это приводит к компенсации частотных искажений и исправлению (корректировке) частотной характеристики усилителя. Графики, поясняющие амплитудно-частотные искажения, приведены на рис. 9.5, *б*, и 9.6, *б*. На рис. 9.5, *б*, поясняется принцип возникновения амплитудно-частотных искажений, появляющихся в усилителе при увеличении несинусоидального напряжения 1-й и 2-й гармоник с нулевым фазовым сдвигом между собой на входе. Поскольку 1-я и 2-я гармоники неодинаковы (приращения напряжения 1-й и 2-й гармоник не равны: $\Delta U_{г1} > \Delta U_{г2}$), то и усиление результирующей составляющей (приращение напряжения результирующей несинусоидального напряжения $\Delta U_{рез}$) не равно сумме приращений напряжения 1-й и 2-й гармоник ($\Delta U_{рез} \neq \neq \Delta U_{г1} > \Delta U_{г2}$).

Аналогично можно сравнить приращения напряжения на выходе усилителя (рис. 9.6, *б*) при усилении входного несинусоидального напряжения, у которого гармоники имеют фазовый сдвиг (рис. 9.6, *а*).



Рис. 9.6. Графики, поясняющие амплитудно-частотные искажения несинусоидального сигнала с ненулевым фазовым сдвигом между 1-й и 2-й гармониками входного сигнала на выходе усилителя с разными коэффициентами усиления гармоник: *а* — форма входного сигнала; *б* — форма выходного сигнала

Из графика (рис. 9.6, *а*) видно, что при фазовом сдвиге гармонических составляющих во входном несинусоидальном сигнале результирующая составляющая несимметрична. В результате наблюдается еще большее несоответствие приращения результирующей составляющей ($\Delta U_{рез}$) и суммы приращений составляющих отдельных гармоник ($\Delta U_{г1} > \Delta U_{г2}$). При этом необходимо отметить, что усиление (приращение) результирующей составляющей (рис. 9.6, *б*) в положительном полупериоде ($+\Delta U_{рез}$) не равно результирующей составляющей в отрицательном полупериоде ($-\Delta U_{рез}$).

Таким образом, при усилении несинусоидального напряжения с различным фазовым сдвигом между гармоническими составляющими возникают амплитудные искажения выходного сигнала на выходе усилителя, т.е. искажаются амплитуда и форма выходного сигнала по отношению к амплитуде и форме входного сигнала. Амплитуда выходного сигнала изменяется не в соответствии с принципом суммарного усиления нескольких сигналов, поступающих на вход усилителя.

Фазочастотные искажения можно оценить по фазочастотной характеристике, которая показывает, как изменяется угол сдвига фаз между входным и выходным сигналами при изменении частоты (рис. 9.7). Фазочастотная характеристика реального усилителя представлена сплошной линией. На рис. 9.7 видно, что в пределах полосы пропускания усилителя $\Delta f = f_в - f_н$ фазовые искажения минимальны, однако резко возрастают в области граничных частот $f_н$ и $f_в$.

Фазочастотные искажения отсутствуют при линейном характере характеристики (штриховая линия на рис. 9.7).



Рис. 9.7. Фазочастотная характеристика усилителя

Влияние фазовых искажений на форму сигнала, состоящего из двух гармоник, можно пояснить с помощью рис. 9.8, когда сдвиг фазы выходного напряжения для каждой гармоники одинаков и равен 60°.



Рис. 9.8. Графики, поясняющие фазочастотные искажения несинусоидального входного сигнала с нулевым фазовым сдвигом между 1-й и 2-й гармониками на входе усилителя и фазовым сдвигом на выходе усилителя с одинаковым коэффициентом усиления гармоник ($K = 1$): *а* — форма входного сигнала; *б* — форма выходного сигнала

Из рис. 9.8 видно, что форма выходного сигнала $U_{вых}(t)$ отличается от формы входного $U_{вх}(t)$ при одинаковых соотношениях амплитуды 1-й и 2-й гармоник на входе и выходе, т.е. при одинаковом коэффициенте усиления (для примера, коэффициент усиления $K = 1$). На рис. 9.9 рассмотрен аналогичный процесс при разных коэффициентах усиления каждой гармоники ($K_{г1} > K_{г2}$).

Таким образом, в результате усиления несинусоидального напряжения с фазовым сдвигом выходного сигнала относительно входного сигнала независимо от коэффициента усиления искажается фаза результирующего (суммарного) несинусоидального сигнала на выходе усилителя, т.е. искажаются начальная фаза и форма выходного сигнала по отношению к начальной фазе и форме входного сигнала. Начальная фаза на выходе усилителя запаздывает



Рис. 9.9. Графики, поясняющие фазочастотные искажения несинусоидального входного сигнала с нулевым фазовым сдвигом между 1-й и 2-й гармониками на входе усилителя и фазовым сдвигом на выходе усилителя с разными коэффициентами усиления гармоник: *а* — форма входного сигнала; *б* — форма выходного сигнала

по отношению к начальной фазе сигнала, поступающего на вход усилителя. Фазовые искажения будут отсутствовать в том случае, когда время запаздывания Δt_3, вносимое усилителем, для каждой гармоники будет одинаково.

Необходимо отметить, что и частотные и фазовые искажения обусловлены одними и теми же причинами и проявляются одновременно: бóльшим частотным искажениям соответствуют бóльшие фазовые искажения, и наоборот.

Фазочастотные искажения возникают в усилителях из-за наличия реактивных элементов (индуктивности и емкости) в схеме усилителя, а также в результате зависимости параметров усилительных элементов от частоты.

Нелинейные искажения возникают из-за наличия в усилителе элементов с нелинейными вольт-амперными характеристиками. Этот тип искажений обусловлен нелинейными участками входных и выходных характеристик транзисторов и электронных ламп, а также нелинейностью кривых намагничивания сердечников трансформаторов. Нелинейные искажения проявляются в том, что при усилении сигнала синусоидальной формы выходной сигнал не яв-

ляется чисто синусоидальным. Особенно это проявляется при большой амплитуде входного сигнала.

Искажения формы сигнала за счет нелинейной вольт-амперной характеристики усилительного элемента показаны на рис. 9.10, где в качестве входного сигнала в схеме с биполярным транзистором подано синусоидальное напряжение. Поскольку рабочий участок входной вольт-амперной характеристики не прямолинейный (участок *B*—*A* на рис. 9.10), то с увеличением $U_{вх}$ рабочий диапазон изменения входного напряжения оказывается вне прямолинейного участка характеристики и искажается форма изменения базового тока ($I_Б$), т.е. график изменения базового тока несинусоидальный. Таким образом, из рис. 9.10 видно, что уже входной ток отличается от синусоидального и тем самым влияет на форму выходного сигнала, т.е. приводит к искажениям.



Рис. 9.10. Влияние нелинейности входной цепи на искажение входного тока

9.4. Обратная связь в усилителях

9.4.1. Основные понятия и термины теории обратной связи

Обратной связью (ОС) называют передачу энергии из выходной цепи усилителя во входную цепь. Цепь, по которой осуществляется передача энергии, называется *цепью обратной связи*. Если обратная связь осуществляется по подключенной к усилителю дополнительной цепи, то она называется внешней. В качестве цепи внешней обратной связи может использоваться любая схема четырехполюсника (активного или пассивного). Пассивный четырехполюсник — схема без усилительного элемента, а активный — усилитель, работающий в противоположном направлении с основным усилителем (рис. 9.11).



Рис. 9.11. Структурная схема однопетлевой обратной связи

Цепь обратной связи характеризуется коэффициентом передачи сигнала обратной связи $\beta = A_{вх}/A_{вых}$ (β — доля выходного сигнала, передаваемая на вход усилителя, например $\beta = U_{вых}/U_{ос}$). Внешняя обратная связь в схемах вводится специально для получения необходимых характеристик усилителя.

Однако обратная связь может возникнуть самопроизвольно — за счет нежелательных влияний выходной цепи на входную цепь, из-за внутренней обратной связи усилительных элементов, а также из-за наличия емкостных и индуктивных элементов между выходом и входом усилителя. Самопроизвольно возникающую обратную связь называют внутренней. Она в некоторых случаях может ухудшать технические показатели усилителя и является нежелательной (паразитной) ОС, которой нельзя управлять. Поэтому паразитные обратные связи стараются сделать как можно меньше путем выбора рациональных конструкций усилителя или применения специальных схемных решений, исключающих паразитные обратные связи.

Замкнутый контур, который включает в себя цепь ОС и усилитель в точках подключения обратной связи, называется *петлей обратной связи*. Обратные связи могут охватывать отдельные каскады усилителя, и в этом случае такая система ОС называется однопетлевой обратной связью (см. рис. 9.11). Если же в многокаскадном усилителе есть обратная связь каждого каскада и общая обратная связь всех каскадов, система обратной связи называется многопетлевой (рис. 9.12).



Рис. 9.12. Структурная схема многокаскадного усилителя с многопетлевой обратной связью

9.4.2. Виды обратных связей

Вид обратной связи определяется по многим критериям.

По результату воздействия на усилитель:

– *положительная обратная связь* (ПОС) — сигнал обратной связи действует на входе усилителя согласованно со входным сигналом на усилителе и общий сигнал на входе усилителя определяется как сумма входного сигнала и сигнала обратной связи, что приводит к увеличению выходного сигнала;

– *отрицательная обратная связь* (ООС) — сигнал обратной связи действует на входе усилителя несогласованно с входным сигналом на усилителе и общий сигнал на входе усилителя определяется как разность входного сигнала и обратной связи, что приводит к уменьшению выходного сигнала.

По величине сигнала обратной связи:

– *полная (100 %) обратная связь* — весь сигнал с выхода усилителя подается на его вход через цепь обратной связи (100 % ОС);

– *частичная обратная связь* — часть сигнала с выхода усилителя подается на его вход.

По виду снимаемого сигнала с выхода усилителя:

– *обратная связь по напряжению* — с выхода усилителя на вход цепи обратной связи подается напряжение пропорционально выходному напряжению усилителя; при обратной связи по напряжению выход усилителя, нагрузка и цепь обратной связи соединены параллельно (рис. 9.13, *а*, *б*); на схеме на рис. 9.13, *а*, показана полная (100 %) обратная связь по напряжению ($U_{\text{вых}} = U'_{\beta}$), а на схеме на рис. 9.13, *б*, — частичная обратная связь по напряжению с помощью



Рис. 9.13. Схема снятия ОС по напряжению: *а* — полная (100 %); *б* — частичная

делителя напряжения (R1, R2), в этом случае ток усилителя $I_{вых}$ отличается от тока нагрузки $I_н$;

– *обратная связь по току* — с выхода усилителя на вход цепи обратной связи подается напряжение пропорционально выходному току, протекающему через нагрузку; при обратной связи по току вход цепи обратной связи, выход усилителя и нагрузка соединены последовательно (рис. 9.14, *а*, *б*); на схеме на рис. 9.14, *а* (без $R_β$) показана полная (100 %) обратная связь по току ($I_{вых} = I_н = I_β$), а на схеме на рис. 9.14, *б* (с $R_β$) — частичная обратная связь по току, в которой не весь ток нагрузки течет в цепь обратной связи. В соответствии с 1-м законом Кирхгофа часть тока течет через резистор обратной связи $R_β$ ($I_{вых} = I_н = I_{Rβ}$);



Рис. 9.14. Схема снятия ОС по току: *а* — полная (100 %); *б* — частичная

– *смешанная обратная связь* — напряжение на входе цепи обратной связи пропорционально напряжению и току на выходе усилителя, протекающему через нагрузку; при смешанной обратной связи выход усилителя, нагрузка и выход цепи обратной связи включены комбинированно, т.е. последовательно параллельное — смешанное соединение (рис. 9.15); смешанная обратная связь в усилителях — всегда частичная; с помощью резистора R2 создастся напряжение ($U'_β$) обратной связи, пропорциональное напряжению на выходе усилителя ($U_{вых}$) (действует ОС по напряжению), а с помощью резистора $R_β$ создается напряжение $U''_β$ обратной связи, пропорциональное току в нагрузке ($I_н$) (действует ОС по току). Общее напряжение на входе цепи обратной связи равно $U'''_β = U'_β + U''_β$, и такой вид обратной связи всегда частичный.



Рис. 9.15. Схема снятия смешанной (комбинированной) ОС

Для определения обратной связи по виду снимаемого сигнала используются следующие правила анализа работы электрических цепей:

• *в режиме короткого замыкания:*

Если при коротком замыкании нагрузки обратная связь не исчезает (т.е. сигнал с выхода усилителя поступает на вход цепи обратной связи), то в схеме действует обратная связь по току.

Если при коротком замыкании нагрузки обратная связь исчезает (т.е. сигнал с выхода усилителя не поступает на вход цепи обратной связи), то в схеме действует обратная связь по напряжению.

• *в режиме холостого хода:*

Если при холостом ходе (обрыв нагрузки) обратная связь не исчезает, то в схеме действует обратная связь по напряжению.

Если при холостом ходе (обрыв нагрузки) обратная связь исчезает, то в схеме действует обратная связь по току.

По способу введения сигнала обратной связи на вход усилителя:

– *последовательная обратная связь* — выходная цепь обратной связи относительно входной цепи усилителя включена последовательно; в результате напряжение цепи обратной связи $U_β$ действует последовательно с напряжением источника сигнала $U_{вх}$ (рис. 9.16, *а*);

– *параллельная обратная связь* — выходная цепь обратной связи включена параллельно входной цепи усилителя; в результате ток входного источника $U_{вх}$ и ток источника обратной связи $U_β$ алгебраически суммируются, для этого необходимо, чтобы $R_{ис} \neq 0$ и $R_β \neq 0$ (рис. 9.16, *б*);

– *комбинированная обратная связь* — последовательная и параллельная по входу обратные связи сочетаются (рис. 9.16, *в*).



Рис. 9.16. Схемы введения ОС: *а* — последовательная; *б* — параллельная; *в* — комбинированная

При определении способа введения сигнала обратной связи можно использовать аналогичные правила, как и для определения вида снимаемого сигнала с выхода усилителя:

• *в режиме короткого замыкания:*

Если при коротком замыкании источника сигнала сигнал обратной связи на входе усилителя не исчезает, то существует последовательная обратная связь.

Если при коротком замыкании источника сигнала сигнал обратной связи на входе усилителя исчезает, то существует параллельная обратная связь

• *в режиме холостого хода:*

Если при отключении источника сигнала сигнал обратной связи не исчезает на входе усилителя, то существует параллельная обратная связь.

Если при отключении источника сигнала сигнал исчезает на входе усилителя, то существует последовательная обратная связь.

9.4.3. Влияние обратной связи на основные технические показатели работы усилителя

Обратная связь осуществляет взаимосвязь выходной цепи усилителя с входной, что указывает на ее влияние на усилительные процессы в усилителе, так как суммарный сигнал на входе усилителя зависит от сигнала в цепи обратной связи. Обратная связь может влиять на коэффициенты усиления по напряжению K_U, току K_I и мощности K_P. Для оценки влияния обратной связи удобнее воспользоваться определением коэффициента усиления усилителя с последовательной обратной связью по напряжению (K_{β}) (рис. 9.17). Коэффициент передачи обратной связи усилителя равен $\beta = U_{\beta}/U_{вых}$.

Так как обратная связь может быть или положительной, или отрицательной, то для напряжения обратной связи в общем случае можно использовать формулу $U_\beta = \pm\beta U_{вых}$, где знак «плюс» — для положительной, а знак «минус» — для отрицательной обратной связи.



Рис. 9.17. Схемы для определения коэффициента усиления усилителя с последовательной обратной связью по напряжению

Определяем напряжение на входе усилителя с обратной связью (U), которое складывается из двух составляющих $U_{вх}$ и U_β:

$$U = U_{вх} \pm U_\beta,$$

где U — напряжение на входе усилителя, а $U_{вх}$ — напряжение входного источника сигнала, а знаки «плюс» и «минус» учитывают положительную и отрицательную обратную связь.

Разделим левую и правую части уравнения на $U_{вых}$:

$$\frac{U}{U_{вых}} = \frac{U_{вх}}{U_{вых}} \pm \frac{U_\beta}{U_{вых}},$$

так как $\frac{U_{вых}}{U_{вх}} = K_\beta$ — коэффициент усиления усилителя с сигналом обратной связи, то

$$\frac{U_{вх}}{U_{вых}} = \frac{1}{K_\beta};$$

$\frac{U_{вх}}{U_{вых}} = K$ — коэффициент усиления усилителя без сигнала обратной связи и отсюда

$\frac{U_{вх}}{U_{вых}} = \frac{1}{K}$; $\frac{U_\beta}{U_{вых}} = \beta$ — коэффициент передачи цепи обратной связи,

тогда уравнение примет вид

$$\frac{1}{K} = \frac{1}{K_\beta} \pm \beta.$$

Определяем из данного уравнения K_β — коэффициент усиления усилителя с сигналом обратной связи:

$$\frac{1}{K}-(\pm\beta)=\frac{1}{K_\beta};\ \frac{1-(\pm\beta K)}{K}=\frac{1}{K_\beta},\ \text{откуда}\ K_\beta=\frac{K}{1-(\pm\beta K)}.$$

При положительной обратной связи входное напряжение и напряжение обратной связи действуют согласованно, в результате чего напряжение на входе усилителя равно сумме этих напряжений, что приводит к увеличению напряжения и на выходе усилителя.

Этот процесс можно проанализировать и по формуле. Произведение $\pm\beta K$ есть фактор обратной связи. При положительной обратной связи фактор βK — положительный, т.е. $K_\beta=\frac{K}{1-(+\beta K)}=\frac{K}{1-\beta K}$, откуда видно, что знаменатель дроби уменьшается, а коэффициент усиления усилителя увеличивается. Если $\beta K\approx 1$, то $K_\beta\approx\infty$. Такой режим соответствует самовозбуждению усилителя, так как он работает как автогенератор, когда в процессе усиления сигнал обратной связи будет намного превышать входной сигнал. В этом случае входной сигнал существенной роли не играет и усилитель не будет его усиливать.

При отрицательной обратной связи входное напряжение и напряжение обратной связи действуют встречно, в результате чего напряжение на входе усилителя равно разности этих напряжений, что приводит к уменьшению напряжения и на выходе усилителя.

Этот процесс также легко проанализировать по формуле. При отрицательной обратной связи βK — отрицательный и $K_\beta=\frac{K}{1-(-\beta K)}=\frac{K}{1+\beta K}$, откуда видно, что знаменатель дроби увеличивается, а коэффициент усиления уменьшается. Из этого видно, что при отрицательной обратной связи (ООС) коэффициент усиления резко уменьшается.

При глубокой ООС ($\beta K\gg 1$) $K_\beta=\frac{K}{\beta}$, т.е. коэффициент усиления усилителя перестает зависеть от коэффициента усиления K и зависит только от обратной связи.

Это явление считается хорошим показателем работы усилителя, так как обеспечивает стабильность коэффициента усиления усилителя при ухудшении усилительных свойств усилительных элементов (транзисторов, ламп) и при их замене, а также глубокая ООС способствует стабилизации коэффициента усиления усилителя независимо от причин, вызвавших изменения коэффициента усиления усилителя.

Введение ООС снижает уровень помех на входе усилителя, что исключает искажение сигнала на его выходе относительно сигнала на входе.

Из вышесказанного можно сделать вывод, что чаще всего в схемах усилителей применяется ООС.

Входное сопротивление усилителя с ОС зависит от способа введения и величины сигнала ОС.

При последовательной ОС увеличивается входное сопротивление схемы, так как выходное сопротивление цепи обратной связи включается последовательно с входным сопротивлением усилителя.

Наибольшее увеличение входного сопротивления усилителя с ОС достигается при ООС.

При параллельной ОС входное сопротивление схемы уменьшается, так как выходное сопротивление цепи обратной связи включается параллельно с входным сопротивлением усилителя.

Выходное сопротивление усилителя с ОС также зависит от вида и величины снимаемого сигнала с выхода усилителя.

Обратная связь по напряжению уменьшает выходное сопротивление усилителя, а по току увеличивает, так как последовательно с входом цепи ОС включается нагрузка. В остальном все объясняется аналогично, как и для входного сопротивления усилителя.

Учитывая различный характер зависимостей входного и выходного сопротивлений и ОС, обычно принимают последовательную ООС в усилителях напряжений, а параллельную ООС — в усилителях тока, или вводят смешанную ООС.

9.5. Общие принципы построения и работы схем электрических усилителей

9.5.1. Основные требования к схемам усилителей и режимы работы усилительных элементов

В зависимости от назначения усилителей к ним могут быть предъявлены следующие требования: заданный коэффициент усиления с определенной его частотно-фазовой характеристикой; заданные входное и выходное сопротивления; заданная стабильность параметров усилителя; заданные нелинейные искажения; возможно максимальный КПД усилителя.

Заданные требования к усилителю обеспечиваются выбором соответствующих схем, числом каскадов усилителя, введением обратных связей и т.д. КПД усилителя зависит от режима работы усилительных элементов, особенно в оконечном каскаде.

Практические транзисторные схемы существенно отличаются от рассмотренных в части 1 принципиальных схем при работе в статическом режиме. В практических схемах входные и выходные цепи транзисторов получают питание от одного источника напряжения с помощью специальных цепей смещения; для стабилизации рабочей точки при изменении температуры используют цепи термостабилизации или термокомпенсации; цепи постоянного и переменного тока часто отделяются одна от другой.

В зависимости от положения рабочей точки на нагрузочной динамической прямой и амплитуды входного сигнала различают основные классы работы *A*, *B*, *AB*, *C* и *D* усилительного элемента — транзистора, отличающиеся своими энергетическими показателями и уровнем нелинейных искажений.

В классе *A* начальное положение рабочей точки (р.т.) выбирается примерно на середине прямолинейного участка входной статической вольт-амперной характеристики. Выбранная вольт-амперная характеристика на практике является одновременно и динамической входной характеристикой (рис. 9.18). Однако необходимо учесть, что на практике положение рабочей точки на входных характеристиках определяется по координатам рабочей точки на выходных вольт-амперных характеристиках (пересечение статической и динамической характеристик). Такое положение рабочей точки

обеспечивает изменение выходного тока (напряжения) пропорционально входному току (напряжению) при подаче переменного входного сигнала благодаря линейным статическим и динамическим характеристикам. При этом через транзистор в отсутствие входного сигнала протекают большие токи покоя и соответственно КПД транзистора невелик (30—35 %). Обычно в классе *A* работают маломощные схемы с малыми маломощными нелинейными искажениями. Положение рабочей точки, как и во всех режимах, достигается подачей соответствующего смещения.



Рис. 9.18. Положение рабочей точки и усиление сигнала в режиме класса *A*

Режим класса *A* используется в однотактных схемах, где он является единственно возможным, за исключением случая, когда нагрузкой служит колебательный контур.

В классе *B* рабочую точку выбирают так, чтобы ток покоя был равен нулю (рис. 9.19). При подаче на вход усилителя переменного напряжения сигнал на выходе будет только при положительном полупериоде, а при отрицательном полупериоде сигнал на выходе отсутствует (рис. 9.19), так как ток во входной цепи протекает только в положительный полупериод. Таким образом, ток в выходной цепи протекает в этом случае лишь в течение половины периода изменения входного сигнала (рис. 9.19).



Рис. 9.19. Положение рабочей точки и усиление сигнала в режиме класса *B*

Основное достоинство этого режима — высокий КПД (70—80 %), так как ток покоя очень мал или практически отсутствует. Транзистор открыт лишь в течение половины полупериода, т.е. работает с отсечкой входного сигнала. Угол отсечки $\theta = 90°$ или $\pi/2$. Численно он равен половине интервала времени, в течение которого через активный прибор (транзистор) протекает электрический ток. В идеальном режиме *B* $\theta = \pi/2$. Однако ток через транзистор в этом режиме протекает в течение промежутка времени 2θ. Это означает, что транзистор способен усиливать только половину периода переменного сигнала. В этом классе высок уровень нелинейных искажений, так как используется непрямолинейный участок входной ВАХ транзистора. Поэтому этот класс работы используется при построении двухтактных усилителей. В двухтактных схемах содержится два транзистора, каждый из которых усиливает один полупериод входного сигнала. Это позволяет получать большие выходные мощности порядка десятков и сотен ватт.

Класс *AB* занимает промежуточное положение между классами *A* и *B*. Он более экономичен, чем класс *A*, и обеспечивает меньшие нелинейные искажения по сравнению с классом *B*. Угол отсечки $\theta > 90°$. Этот класс применяют также в двухтактных схемах. Рабочая точка выбирается в области малых токов во входной и выходной цепям, т.е. на нижнем участке режима класса *A* на границе с режимом класса *B* (рис. 9.20).



Рис. 9.20. Положение рабочей точки и усиление сигнала в режиме класса *AB*

В классе *C* положение рабочей точки выбирается при напряжении на эмиттерном переходе, равном нулю, или при обратном смещении ($U_{БЭ} \le 0$), т.е. в режиме отсечки. В отсутствие входного сигнала через транзистор ток не течет и лишь после того, как входной сигнал превысит некоторое пороговое значение, через транзистор потечет ток. КПД этого класса превышает 95 %, но транзистор не усиливает полностью даже один

полупериод входного сигнала, поэтому угол отсечки $\theta < 90°$ (рис. 9.21) и имеет соответственно большие нелинейные искажения.

Класс *C* используется, когда нелинейные искажения для работы не особенно важны, но требуется получить большую выходную мощность. Это необходимо в схемах избирательных усилителей и в автогенераторах.



Рис. 9.21. Положение рабочей точки и усиление сигнала в режиме класса *C*

В классе *D* транзистор находится только в двух состояниях: в отсечке или в насыщении. Класс *D* (или ключевой) — это класс, при котором транзистор, как активный прибор, находится в двух состояниях — полностью закрыт или полностью открыт и имеет малое эмиттерное сопротивление.

Класс *D* используется для усиления прямоугольных импульсов напряжения. Форма передаваемого сигнала искажается, но это не имеет существенного значения (рис. 9.22). Искажение возникает в результате того, что в режиме насыщения коллекторный ток остается практически неизменным и поэтому стабилизируется падение напряжения на выходной нагрузке. В соответствии с этим стабилизируется и падение напряжения на коллекторном переходе, которое минимально ($U_{КЭ\ min}$). В этом случае дальнейшее повышение тока во входной цепи (в схеме с ОЭ это ток базы $I_Б$). На графиках, приведенных на рис. 9.22, это видно из формы выходного сигнала, у которого срезана вершина полупериода синусоидального выходного сигнала. В состоянии отсечки (ключ разомкнут) через транзистор протекает минимальный ток. Это состояние соответствует точке *A* (рис. 9.22) $I_К = I_{КБ\ обр} \approx 0$, $U_{КЭ} \approx U_{КЭmax}$.

Чтобы транзистор находился в разомкнутом состоянии, необходимо подать напряжение обратного смещения на эмиттерный переход или полностью снять напряжение смещения. Мощность, те-



Рис. 9.22. Положение рабочей точки и усиление сигнала в режиме класса *D*

ряемая в режиме отсечки минимальна, так как ток $I_К$ мал и $P_К = U_{КЭ}I_К$.

В состоянии насыщения (ключ замкнут) через транзистор течет максимальный ток. Это соответствует точке B (рис. 9.22) $I_К = I_{К\ max}$; $U_{КЭ} = U_{КЭ\ min} \approx 0$.

Чтобы транзистор находился в замкнутом состоянии, необходимо подать прямое смещение на коллекторный переход или полностью снять смещение. Мощность, теряемая в режиме насыщения, минимальна, так как напряжение $U_{КЭ}$ мало и $P_К = U_{КЭ}I_К$.

Таким образом, КПД класса D близок к 100 %. Переход от режима отсечки к режиму насыщения и обратно должен происходить довольно быстро, так как нахождение рабочей точки в активном режиме приводит к увеличению потребляемой мощности.

9.5.2. Способы электропитания усилительных элементов

Для обеспечения заданного режима работы усилительного элемента его подключают к источнику постоянного напряжения. Чаще всего, для упрощения схемотехнических решений, в схемах используют один источник электропитания для цепей усилительных элементов (эмиттерной, коллекторной, затворной, стоковой и т.д.), а также и для всех элементов в схеме.

Напряжение источника электропитания выбирают в зависимости от условий работы усилительных элементов, но оно не должно быть выше допустимого значения в любом режиме работы усилительного элемента.

Для электропитания схем на биполярных транзисторах напряжение обозначается $U_К$, на полевых — $U_С$, на электронных лампах — $U_а$, т.е. индекс напряжения соответствует наибольшему необходимому напряжению для данного вида усилительного элемента (коллекторное, стоковое, анодное напряжения). В схемах источник напряжения изображается в виде двух параллельных линий, которые называются шинами электропитания. Одна из шин питания подключается на заземление (корпус) для защиты усилительных элементов от статического электричества и называется общей шиной питания. Если на общую шину подключен положительный потенциал источника питания, то принято считать, что схема построена и работает в отрицательной логике, т.е. высокому уровню

соответствует отрицательный потенциал, а низкому уровню — положительный.

Если на общую шину подключен отрицательный потенциал источника питания, то принято считать, что схема построена и работает в положительной логике, т.е. высокому уровню соответствует положительный потенциал, а низкому — отрицательный потенциал.

В отрицательной логике чаще всего строятся схемы с применением биполярных транзисторов структуры *p-n-p*, полевых с каналом *p*-типа. При исследовании на осциллографах процессов в схемах усилителей с отрицательной логикой осциллограммы отображаются ниже оси *X* (если говорить о декартовой системе координат, то осциллограммы строятся в четвертой четверти системы координат).

В положительной логике схемы строятся с применением биполярных транзисторов *n-p-n*-типа, полевых с каналом *n*-типа и на электронных лампах. Осциллограммы исследуемых процессов отображаются выше оси *X*, т.е. в первой четверти декартовой системы координат.

В некоторых случаях, где применяют разноструктурные усилительные элементы, применяются два источника электропитания. У одного источника электропитания на общей шине положительный потенциал, а у другого — отрицательный. Такое питание схем называется двухполярным питанием с заземленной средней точкой.

Способы подачи смещения в каскадах на биполярных транзисторах

Качественная работа усилителя во многом определяется правильным выбором режима работы усилительного элемента по постоянному току.

Используются схемы подачи смещения от одного источника питания с фиксированным напряжением делителя (база—эмиттер) и фиксированным током базы.

Схема смещения с фиксированным напряжением делителя (база—эмиттер) приведена на рис. 9.23. В этой схеме напряжение смещения подается от одного источника питания через делитель напряжения на R1 и R2. Сопротивления делителя напряжения могут быть определены при заданном напряжении на эмиттерном переходе $U_{БЭ}$



Рис. 9.23. Схема включения транзистора с ОЭ со смещением фиксированным напряжением делителя

по постоянному току без источника сигнала — в рабочей точке, по формулам

$$R1 = \frac{U_К - U_{БЭ}}{I_Д + I_Б}; \tag{9.1}$$

$$R2 = \frac{U_{БЭ}}{I_Д}, \tag{9.2}$$

где $I_Д$ — ток делителя, обычно выбирается в пределах (2—10)$I_Б$. Тогда напряжение $U_{БЭ} \approx U_К \frac{R2}{R1 + R2}$.

Ток делителя $I_Д = \frac{U_К}{R1 + R2}$ нельзя выбирать слишком большим, так как в делителе расходуется дополнительная энергия, но он должен быть больше максимального значения тока базы $I_Б$.

Ток делителя $I_Д$ создает на резисторе R2 падение напряжения, которое приложено к эмиттерному переходу как прямое смещение. Поскольку на эмиттерный переход требуется небольшое напряжение прямого смещения, то R2 желательно выбирать не очень большим. Однако при этом снижается входное сопротивление усилителя. Падение напряжения на резисторе R1 создает обратное смещение на коллекторном переходе. Подача смещения на переходы транзистора обеспечивается при подключении эмиттера и коллек-

тора к шинам источника питания (штриховая линия на рис. 9.23). Такое подключение может привести к короткому замыканию источника напряжения электропитания при разрушении потенциального барьера эмиттерного перехода и экстракции в коллекторном переходе. В этом случае сопротивление транзистора понижается, а сила тока через него возрастает.

Для защиты источника питания от короткого замыкания через усилительный элемент в коллекторной или в эмиттерной цепи устанавливаются элементы конструктивной нагрузки. В качестве конструктивной нагрузки могут использоваться пассивные и активные элементы. Включение элементов в коллекторную, эмиттерную или в обе цепи и их виды зависят от схем усилителей и схемы включения транзисторов. На рис. 9.23 резисторы R3 и R4 являются конструктивной нагрузкой.

При протекании эмиттерного и коллекторного токов по резисторам конструктивной нагрузки на последних создаются падения напряжения $U_{R3} = I_K R3$ и $U_{R4} = I_Э R4$.

Падение напряжения U_{R3} создает прямое смещение на коллекторном переходе, а U_{R4} — обратное смещение на эмиттерном переходе. Эти напряжения действуют в противофазе с напряжениями смещения, создаваемыми делителем напряжения на R1 и R2.

Таким образом, смещение на эмиттерном переходе с учетом падения напряжения на эмиттерной конструктивной нагрузке равно $U_{БЭ} = +U_{R2} - U_{R4}$, а на коллекторном с учетом коллекторной конструктивной нагрузки $-U_{БК} = -U_{R1} + U_{R2}$. Знак «минус» в формулах указывает на напряжение обратного смещения, а «плюс» — прямого смещения.

Учитывая влияние падения напряжения U_{R4} на коллекторный переход, формулы (9.1) и (9.2) для определения сопротивлений резисторов R1 и R2 будут иметь вид:

$$R1 = \frac{U_К - U_{R4} - U_{БЭ}}{I_Д + I_Б} \text{ и } R2 = \frac{U_{БЭ} - U_{R4}}{I_Д}.$$

Схема смещения с фиксированным током базы приведена на рис. 9.24. В этой схеме смещение обеспечивается от источника U_K, т.е. можно подключить «плюс» источника питания на эмиттер, а «минус» — на базу (на схеме показано штриховой линией). Эмиттерный переход находится под прямым смещением, по-

этому разрушается потенциальный барьер, что снижает дифференциальное сопротивление эмиттерного перехода ($r_{\text{Э диф}}$) и может привести к короткому замыканию источника питания $U_{\text{К}}$.



Рис. 9.24. Схема включения транзистора с ОЭ со смещением фиксированным током базы

Для защиты источника питания от короткого замыкания в базовую цепь включают конструктивную нагрузку — гасящий базовый резистор R1. Сопротивление базового резистора R1 выбирается во много раз больше, чем сопротивление участка база—эмиттер транзистора. Это необходимо для обеспечения нормального режима транзистора, чтобы разность потенциалов между базой и эмиттером для германиевых транзисторов составляла около 0,2—0,6 В, а для кремниевых — 0,6—1,0 В.

При известных значениях напряжения источника питания $U_{\text{К}}$ и напряжения на эмиттерном переходе $U_{\text{БЭ}}$ сопротивление базового резистора будет равно

$$R1 = \frac{U_{\text{К}} - U_{\text{БЭ}}}{I_{\text{Б}}} \approx \frac{U_{\text{К}}}{I_{\text{Б}}}, \text{ так как } U_{\text{К}} \gg U_{\text{БЭ}}.$$

Ток базы $I_{\text{Б}}$ зависит от базового резистора R1 и источника питания $U_{\text{К}}$ и не зависит от параметров транзистора. Отсюда возникло и название схемы подачи смещения — фиксированным током базы, т.е. ток базы можно зафиксировать независимо от самого транзистора.

Падение напряжения на базовом резисторе можно использовать для подачи смещения на коллекторный переход, но через конструктивную коллекторную нагрузку (R2), назначение которой рассмотрено выше.

Таким образом, смещение на эмиттерном переходе равно $U_{\text{БЭ}} = U_{\text{К}} - U_{\text{R1}}$, а на коллекторном переходе $U_{\text{БК}} = -U_{\text{R1}} + U_{\text{R2}}$.

Схема со смещением фиксированным током базы является быстродействующей, так как при включении напряжения источника питания в начальный момент все напряжение приложено к эмиттерному переходу. Это способствует быстрому процессу разрушения потенциального барьера перехода и накоплению зарядов в базе. За

счет большого сопротивления базового резистора незначительная часть носителей зарядов поступает в базу, образуя малый базовый ток $I_Б$. Большая часть носителей зарядов втягивается в коллектор, образуя начальный ток $I_К$.

Схема со смещением фиксированным напряжением является медленнодействующей, так как напряжение питания при включении делится на два перехода — для эмиттерного и для коллекторного. Кроме того, схема менее экономична за счет значительного потребления мощности делителем (снижается КПД) и имеет малое входное сопротивление. Входное сопротивление усилительного элемента (эмиттер—база) снижается за счет параллельного включения делителя (резистор R2) по отношению к эмиттерному переходу, что ведет к снижению амплитуды входного сигнала.

В рассмотренных схемах транзистор включен по схеме с ОЭ, поэтому входной является базовая цепь, а выходной — коллекторная.

В схемах с ОК смещение подается так же, как и в схеме с ОЭ, входной цепью является базовая цепь, а выходной — эмиттерная (рис. 9.25). Чаще всего используют схемы с фиксированным током базы, так как в ней увеличено входное сопротивление (рис. 9.25, *а*).



Рис. 9.25. Схема включения транзистора с ОК со смещением: *а* — фиксированным напряжением делителя; *б* — фиксированным током базы

В схемах с ОБ смещение также задается фиксированным током базы (рис. 9.26, *б*) или фиксированным напряжением делителя (рис. 9.26, *а*).

Наиболее часто в практических схемах усилителей смещение задается фиксированным напряжением делителя. Поэтому каскады с ОБ,



Рис. 9.26. Схема включения транзистора с ОБ со смещением: *а* — фиксированным напряжением делителя; *б* — фиксированным током базы

как правило, ничем не отличаются от каскадов с общим эмиттером (ОЭ).

В рассмотренных схемах входной сигнал подается в эмиттерную цепь, а выходной снимается с коллекторной цепи.

Способы подачи смещения в каскадах на полевых (униполярных) транзисторах

Электропитание схем полевых транзисторов, как и биполярных, обычно осуществляется от одного источника питания. В связи с этим существуют специальные схемные решения построения цепей смещения для подключения напряжения между затвором и каналом.

Полевые транзисторы, так же как и биполярные, имеют три схемы включения. В соответствии с названием электродов различают каскады с общим истоком (ОИ), общим стоком (ОС) и общим затвором (ОЗ).

Особенность управления режимом работы полевого транзистора заключается в том, что полевой транзистор управляется по входной цепи напряжением, а не током, как биполярный транзистор. Поэтому исходный режим в каскадах на полевых транзисторах задается подачей во входную цепь каскада постоянного напряжения соответствующей величины и полярности.

Необходимый рабочий режим устанавливают, подавая постоянное напряжение между затвором и истоком. В полевых транзисторах с подложкой рабочий режим может устанавливаться постоянным напряжением между затвором и подложкой. Наиболее часто подложка соединяется с внешним выводом или внутри транзистора

с истоком, что упрощает установку рабочего режима. В этом случае напряжение подается между затвором и истоком.

В полевых транзисторах смещение обеспечивается за счет падения напряжения на резисторе, включенном в цепь истока, или подачи на затвор дополнительного напряжения. Схема подачи смещения с резистора в цепи истока аналогична схеме смещения фиксированным током базы в биполярном транзисторе и может быть названа схемой смещения фиксированным током истока. Схема с дополнительным напряжением на затворе аналогична схеме смещения с фиксированным напряжением делителя в биполярном транзисторе, так как напряжение между затвором и истоком подается с делителя напряжения.

Смещение фиксированным током истока. В полевом транзисторе с управляющим *p-n*-переходом для управления каналом потенциал затвора должен быть противоположен потенциалу стока. В схеме с ОИ это можно получить за счет включения резистора (R2) в цепь истока как конструктивную нагрузку (рис. 9.27, *а*).

Канал в полевом транзисторе с управляющим *p-n*-переходом под напряжением смещения может работать только в режиме обеднения, т.е. только на уменьшение ширины канала. С учетом этих конструктивных особенностей между истоком и затвором необходимо подавать напряжение обратного смещения.



Рис. 9.27. Схема включения полевого транзистора с управляющим *p-n*-переходом и смещением с фиксированным током истока: *а* — по схеме с ОИ; *б* — по схеме с ОС

В схеме при включении напряжения источника $U_{СИ}$ протекает ток $I_И$, так как канал образован в кристалле, и создается падение напряжение в резисторе R2 (U_{R2}). Это напряжение необходимо включить между истоком и затвором путем соединения затвора с общей шиной (штриховая линия), однако в этом случае произойдет короткое замыкание перехода затвор—исток, что вызовет короткое замыкание источника входного сигнала. Для исключения короткого замыкания в цепь затвор—исток включают ограничительный резистор R3. Резистор в цепи стока R1 выполняет роль конструктивной нагрузки в схеме с ОИ при выходном токе стока $I_С$. Аналогично может быть создано смещение в схеме с ОС (рис. 9.27, *б*), в которой конструктивную нагрузку в цепи истока можно исключить для увеличения выходного тока в истоке ($I_И$).

В полевых транзисторах с управляющим *p-n*-переходом в схеме включения с общим затвором (ОЗ) смещение обеспечивается только фиксированным напряжением с делителя (рис. 9.28). Схемы смещения фиксированным током истока для полевого транзистора с изолированным затвором и встроенным каналом (МДП) (рис. 9.28) строятся аналогично рассмотренным выше. В этих транзисторах создан канал, который может работать в режиме обогащения и обеднения носителями зарядов.



Рис. 9.28. Схема включения полевого транзистора с изолированным затвором и встроенным каналом и смещением фиксированным током истока: *а* — по схеме с ОИ; *б* — по схеме с ОС; *в* — по схеме с ОЗ

В схемах на рис. 9.28 соответственно с ОИ, ОС и ОЗ смещение обеспечивает работу транзистора в режиме обеднения канала носителями зарядов.



Рис. 9.29. Схема включения полевого транзистора с изолированным затвором и встроенным каналом с ОИ без смещения

МДП-транзисторы со встроенным каналом могут работать и при напряжении смещения затвор—исток, равном нулю ($U_З = 0$) (рис. 9.29). Отсутствие дополнительной цепи смещения по постоянному току затвор—исток — существенное преимущество этих схем. В этой схеме меньше потребляемая мощность и выше входное сопротивление.

Схемы подачи смещения для полевых транзисторов с изолированным затвором и встроенным каналом, в режиме обогащения канала носителями зарядов и с индуцированным каналом, работающих только в режиме обогащения, строятся способом фиксированного напряжения с делителя напряжения.



Рис. 9.30. Схема включения полевого транзистора с управляющим *p-n*-переходом и смещением фиксированным напряжением делителя по схеме с ОЗ

Смещение фиксированным напряжением с делителя напряжения. На рис. 9.30 показано включение полевого транзистора с управляющим *p-n*-переходом в схеме с общим затвором (ОЗ). В схеме на рис. 9.30 смещение между затвором и истоком создано способом фиксированного напряжения с делителя на резисторах R1 и R2. Ток делителя $I_Д$ создает падение напряжения на R2, которое действует между затвором и истоком как обратное смещение, и транзистор работает в режиме обеднения канала. В этом режиме проводящее сечение канала сужается и соответственно уменьшаются рабочие токи.

Включение цепей смещения способом фиксированного напряжения с делителя напряжения для транзистора с изолированным затвором и встроенным каналом *p*-типа в режиме обогащения показано на рис. 9.31 и с изолированным затвором и индуцированным каналом *p*-типа — на рис. 9.32.



Рис. 9.31. Схема включения полевых транзисторов с изолированным затвором и встроенным каналом со смещением фиксированным напряжением с делителя в режиме обогащения: *а* — схема с ОИ; *б* — схема с ОС; *в* — схема с ОЗ



Рис. 9.32. Схема включения полевых транзисторов с изолированным затвором и индуцированным каналом со смещением фиксированным напряжением с делителя в режиме обогащения: *а* — схема с ОИ; *б* — схема с ОС; *в* — схема с ОЗ

Аналогично строятся схемы включения смещения полевых транзисторов с каналом *n*-типа. Однако для таких полевых транзисторов полярность напряжения питания противоположна показанным на схемах с каналом *p*-типа.

Схемы подачи смещения на управляющую сетку электронных ламп

Наиболее распространенной схемой подачи напряжения смещения на управляющую сетку в лампах с подогреваемым катодом является схема автоматического смещения (рис. 9.33, *а*), аналогичная схеме подачи напряжения смещения полевого транзистора. Наличие сеточных токов лампы ограничивается сопротивлением



Рис. 9.33. Схема подачи напряжения смещения в цепь управляющей сетки: *а* — автоматическое смещение; *б* — фиксированное смещение

резистора R_c, который включается в цепь управляющей сетки, поэтому для ряда ламп приводится максимальное сопротивление этого резистора. В усилителях, работающих с отсечкой анодного тока, когда в отсутствие сигнала ток равен нулю, напряжение смещения подается от отдельного источника (рис. 9.33, *б*).

9.5.3. Стабилизация режима работы транзистора в каскадах усиления

Общие сведения о стабилизации в усилителях

Процессы, связанные с образованием и движением носителей зарядов в полупроводниковых приборах, в значительной степени зависят от температуры.

При изменении температуры изменяются статические характеристики и параметры транзисторов. Это обусловлено изменением термогенерации пар носителей в полупроводниках и *p-n*-переходах транзисторов (усилительных элементов), что существенно влияет на изменение количества зарядов, участвующих в токопрохождении. Однако не только температура изменяет процесс токопрохождения. Внешнее энергетическое воздействие очень сильно влияет на параметры транзистора, из-за чего изменяются его режимы работы. С целью устранения изменений параметров под влиянием внешнего энергетического воздействия на режимы работы транзисторов в схемах усилителей вводят элементы или схемные решения, кото-

рые стабилизируют параметры усилителя. Наибольшее применение в схемах усилителей находят схемы термостабилизации и термокомпенсации режимов работы, так как температурное воздействие — наиболее распространенное явление. Она составляет часть многих внешних энергетических воздействий: световое, электромагнитное, высокочастотное и т.д.

Термостабилизация — это процесс восстановления режима работы транзистора (усилительного элемента), измененного за счет температурного воздействия. Термокомпенсация — это процесс удержания режима работы транзистора (усилительного элемента) без изменения при температурном воздействии на схему.

Принципиальные решения стабилизации режимов работы в биполярных и полевых транзисторах имеют много общего, но характер теплового воздействия и результат воздействия на транзисторы во многом различны. Учитывая это, схемные решения мы рассмотрим отдельно для каждого вида транзистора.

Термостабилизация режимов работы в биполярном транзисторе

В биполярных транзисторах выходным током может быть как ток коллектора, так и ток эмиттера, что зависит от схемы включения транзистора, (с ОЭ, ОК и ОБ). В усилителях наибольшее распространение получили схемы включения транзисторов с ОЭ и ОБ, где выходным током является ток коллектора. Необходимо помнить, что ток коллектора создается за счет экстракции неосновных носителей зарядов, которые возникают благодаря генерации при внешнем энергетическом воздействии (чаще температурном). Изменение температуры приводит к изменению коллекторного тока и характеристик транзистора. Например, для германия *p-n*-переход практически исчезает при 90—100 °С, для кремния при 160—200 °С. В диапазоне меньших температур изменение параметров и характеристик транзисторов может привести к смещению точки покоя, появлению отсечек тока и в результате к потере работоспособности схемы. Кроме того, изменение температуры приводит к изменению малосигнальных параметров транзисторов. Следует помнить, что, помимо повышения температуры окружающей среды, основной причиной нагрева является мощность (в виде тепла), рассеиваемая коллекторным переходом при протекании коллекторного тока.

Очевидно, что температура *p-n*-перехода всегда больше температуры окружающей среды. Для транзисторов, работающих с крайне

малыми мощностями (намного меньше допустимых), температуру коллекторного перехода можно принять равной температуре окружающей среды. При работе транзистора с значительными выходными мощностями необходимо снижать температуру коллекторного перехода путем установки транзистора на дополнительный теплоотвод и строить схемные решения стабилизации его режима работы. Следовательно, в каскадах на биполярных транзисторах необходима температурная стабилизация режима работы, что позволяет снизить влияние изменения температуры на положение рабочей точки покоя.

Изменения температуры влияют на ток покоя в транзисторе, так как:

– изменяется обратный ток коллекторного перехода $I_{\text{КБ обр}}$: в германиевых транзисторах он удваивается примерно на каждые 10 °С; в кремниевых транзисторах он очень мал, но в них большую роль играют токи утечки коллекторного перехода и термогенерации;

– изменяется напряжение на эмиттерном переходе $U_{\text{ЭБ}}$, а так как температурный коэффициент напряжения (ТКН) при прямом смещении имеет отрицательное значение, то при возрастании температуры на Δt^0 напряжение на переходе уменьшается, и ток базы увеличивается;

– изменяются дифференциальные коэффициенты передачи тока эмиттера (α) и базы (β); при увеличении температуры коэффициенты растут, растет обратный ток коллектора и происходит его разогрев, что может привести к тепловому пробою коллекторного перехода.

Степень изменения тока покоя коллектора за счет указанных факторов принято оценивать коэффициентом температурной нестабильности коллекторного тока

$$S = \frac{\Delta I_{\text{К обр}}}{\Delta I_{\text{К}(S=1)}},$$

где $\Delta I_{\text{К обр}}$ — изменение коллекторного тока за счет дестабилизирующих факторов; $\Delta I_{\text{К}(S=1)}$ — изменение тока покоя коллектора в схеме со стабилизацией, в схеме с $S = 1$ дестабилизирующие факторы компенсированы.

Таким образом, коэффициент S показывает, во сколько раз в рассматриваемой схеме температурные изменения больше, чем в стабилизированной схеме при $S = 1$. Следовательно, чем меньше S,

тем схема стабильнее. Для стабилизации рабочей точки при изменении температуры применяют дополнительные цепи термостабилизации или термокомпенсации.

Схемы термостабилизации реализуют, вводя в транзисторный каскад отрицательную обратную связь по току или напряжению. Соответственно различают эмиттерную и коллекторную термостабилизацию по постоянному току.

Наиболее распространена схема эмиттерной стабилизации. На рис. 9.34 приведены эти схемы для вариантов включения транзистора с ОБ, ОЭ и ОК соответственно.

В цепь эмиттера включают резистор $R_Э$ (конструктивная нагрузка). Ток эмиттера создает на нем падение напряжения $U_{RЭ} = I_Э R_Э$. Прямое смещение на эмиттерном переходе *n-p-n*-транзистора в схеме с ОЭ равно

$$U_{КЭ} = U_{R2} - U_{RЭ} = U_К \frac{R2}{R1 + R2} I_Э R_Э.$$

С увеличением температуры возрастает ток $I_Э$ и падание напряжения $U_{RЭ}$. Прямое смещение $U_{БЭ}$ снижается, что уменьшает токи транзистора.

Стабилизация тем лучше, чем больше сопротивление $R_Э$, но при увеличении $R_Э$ снижаются коллекторное напряжение и коэффициент усиления. В этом случае необходимо повышать напряжение



Рис. 9.34. Схемы эмиттерной термостабилизации в усилительных каскадах со смещением фиксированным напряжением с делителя напряжения: *а* — в схеме с ОБ; *б* — в схеме с ОЭ; *в* — в схеме с ОК

питания $U_К$. Это основной недостаток схемы эмиттерной стабилизации.

Такое схемное решение называется стабилизацией точки покоя эмиттерной последовательной отрицательной обратной связью по постоянному току.



Рис. 9.35. Схема смещения фиксированным током базы и коллекторной термостабилизации с ООС по напряжению в усилительном каскаде с ОЭ

В схеме коллекторной стабилизации (рис. 9.35) между коллектором и базой включают резистор R1. Через него часть напряжения коллекторной цепи подается на базу. При увеличении температуры и росте токов $I_{К\ обр}$ и $I_{Б\ обр}$ возрастают падения напряжения на $R_К$ и R1 и соответственно уменьшаются напряжения смещения на эмиттерном и коллекторном переходах. Из-за уменьшения смещения на переходах транзистора снижаются и токи транзистора. Для схемы на рис. 9.35 прямое смещение эмиттерного перехода и обратное смещение коллекторного перехода определяются по формулам:

$$U_{БЭ} = U_К - I_Б R1 - I_Б R_К \text{ и } U_{КЭ} = I_Б R1 - I_К R_К.$$

Стабилизация рабочей точки тем выше, чем меньше сопротивление базового резистора $R1$ и чем больше $R_К$. Увеличение $R_К$ приводит, как и в предыдущем решении, к уменьшению коэффициента усиления каскада, а уменьшение сопротивления базового резистора $R1$ снижает входное сопротивление каскада. При малом значении $R1$ происходит практически шунтирование коллекторного перехода и соединение входа с выходом в обход усилительного элемента. Поэтому такая схема стабилизации дает удовлетворительные результаты при высокоомном сопротивлении, включенном в цепь коллектора, и неприемлема при малом сопротивлении $R_К$.

Такое схемное решение называют стабилизацией точки покоя коллекторной параллельной отрицательной обратной связью по постоянному напряжению.

Более высокую стабильность работы обеспечивают схемы с комбинированной ООС по току и напряжению (рис. 9.36).

Однако даже при стабильном режиме работы транзистора с изменением температуры происходит изменение тока коллектора $\Delta I_{\text{К обр}} = \Delta I_{\text{К обр}} S$, что необходимо учитывать при проектировании усилителей, создавая определенный запас ухода точки покоя. В каскадах с термостабилизацией цепи стабилизации положения рабочей точки потребляется дополнительная мощность от источника питания и ухудшаются усилительные свойства каскада. Потери мощности в цепях стабилизации могут составлять от 20 до 100 % мощности коллекторной цепи. Поэтому в ряде каскадов (особенно выходных) приходится применять специальные меры, которые дают возможность стабилизировать без существенного потребления мощности. К таким мерам относится термокомпенсация точки покоя.



Рис. 9.36. Схема смещения фиксированным напряжением с делителя напряжения и термостабилизацией с комбинированной ООС по току и напряжению в схеме с ОЭ

Термокомпенсация режимов работы биполярного транзистора

Схемы с температурной стабилизацией усилителя с отрицательной обратной связью обеспечивают снижение величины S, однако они не уменьшают изменение коллекторного тока $\Delta I_{(S=1)}$.

Для получения большей стабильности, уменьшения $\Delta I_{\text{К}(S=1)}$ и уменьшения потребляемой мощности в цепях смещения при работе каскадов в широких диапазонах температур применяют термокомпенсацию точки покоя с помощью термочувствительных сопротивлений. В качестве термосопротивлений используются нелинейные элементы — терморезисторы, полупроводниковые диоды, смещенные в прямом или обратном направлении, транзисторы и другие элементы, параметры которых зависят от температуры. Схемы с термокомпенсацией хорошо работают при колебаниях напряжений источника питания и при изменении рабочих температур.

Термочувствительные элементы различаются температурным коэффициентом сопротивления (ТКС), который может быть положительным или отрицательным. Элементы, имеющие положи-

тельный ТКС, увеличивают свое сопротивление при повышении температуры, а имеющие отрицательный коэффициент, — уменьшают.

Терморезисторы, имеющие отрицательный ТКС, можно включать в цепь делителя напряжения для создания смещения на эмиттерном переходе (рис. 9.37, *а*). Сопротивление подбирается таким, при котором обеспечивается заданный режим при нормальной (комнатной) температуре. С повышением температуры сопротивление терморезистора уменьшается, что приводит к уменьшению падения напряжения на нем (U_{R2}), а следовательно, к уменьшению прямого смещения на эмиттерном переходе транзистора. Одновременно с этим уменьшается сопротивление транзистора VT, увеличивается эмиттерный ток и падает напряжение на резисторе в эмиттерной цепи (U_{R4}), которое действует как обратное смещение на эмиттерный переход. Однако уменьшение прямого смещения на эмиттерном



Рис. 9.37. Схемы термокомпенсации точки покоя транзисторного каскада терморезистором: *а* — с отрицательным ТКС в цепи делителя; *б* — с отрицательным ТКС в базовой цепи параллельно резистору делителя; *в* — с отрицательным ТКС параллельно транзистору; *г* — с положительным ТКС в эмиттерной цепи

переходе, полученное с резистора R2, не позволяет возрастать эмиттерному току. Данные рассуждения легко подтверждаются формулой $U_{БЭ} = U_{R2} - U_{R4}$.

При соответствующем подборе терморезистора режим работы транзистора и ток коллектора остаются неизменными. Подбор заключается в том, чтобы терморезистор с транзистором имели одинаковые знаки и значения температурного коэффициента сопротивления (ТКС). В данной схеме ТКС имеет отрицательное значение. С помощью данной термокомпенсации можно обеспечить не только постоянство тока $I_{К\ обр}$, но и добиться его уменьшения с повышением температуры.

Для более точной подгонки можно использовать комбинацию из линейных резисторов с терморезисторами, подключая их последовательно, параллельно или смешанно (рис. 9.37, *б*). На схеме, приведенной на рис. 9.37, *б*, для стабилизации используется терморезистор с отрицательным ТКС, включенный в базовую цепь транзистора параллельно с линейным резистором делителя напряжения R4. Такое параллельное включение двух резисторов (линейного и нелинейного) позволяет еще больше уменьшить сопротивление при повышении температуры, так как при параллельном соединении уменьшение сопротивления одного из резистора (в рассматриваемой схеме это сопротивление терморезистора) приводит к резкому изменению общего сопротивления данного соединения. Таким образом, при повышении температуры сопротивление такого терморезистора уменьшается и резко уменьшается суммарное сопротивление резисторов R4 и R3, что приводит к уменьшению падения напряжения на них, а также и к уменьшению тока базы. При этом увеличение тока коллектора, которое должно произойти при увеличении температуры, будет скомпенсировано уменьшением тока базы. Такое смещение называется термозависимым. В схеме на рис. 9.37, *в*, терморезистор с отрицательным ТКС включен параллельно транзистору и при увеличении температуры возросшая часть тока транзистора протекает через него, т.е. через второй (выходной) делитель напряжения (R5, R4), увеличивая ток делителя $I_{д2}$. За счет увеличения тока выходного делителя $I_{д2}$ увеличивается падение напряжения на резисторе R4 (U_{R4}), которое уменьшает прямое смещение на эмиттерном переходе, и ток коллектора остается неизменным.

При использовании проволочных резисторов, имеющих положительный температурный коэффициент, их можно включать в цепь эмиттера (рис. 9.37, *г*).

Температурный коэффициент напряжения (ТКН) биполярных транзисторов имеет в основном отрицательное значение и составляет примерно –2,2 мВ/°С, а температурный коэффициент сопротивления (ТКС) медного провода равен +0,004 мВ/°С. Зная, что ТКН показывает величину напряжения, вызванную приращением тока при приращении температуры на 1 °С (ТКН = $\Delta U/\Delta T$), можно определить необходимое падение напряжения на резисторах эмиттерной цепи, равное $2{,}2\cdot10^{-3}/4\cdot10^{-3} = 0{,}55$ В. Поэтому сопротивление терморезистора обычно включают с линейным резистором R5. Терморезисторы обладают неодинаковой с транзисторами температурной инерционностью (скоростью изменения сопротивления). Поэтому лучшие результаты при компенсации можно получить, применяя в качестве термочувствительного элемента плоскостной полупроводниковый диод. ТКН эмиттер—база транзистора и ТКН диода, включенного в прямом направлении, одинаковы.

Рассмотрим схему включения диода в цепь делителя (рис. 9.38, *а*). При повышении температуры сопротивление диода уменьшается, что обеспечивает уменьшение напряжения смещения на эмиттерном переходе $U_{БЭ} = U_{VD1}$. Для того чтобы сопротивление диода изменялось по линейному закону, необходимо выбирать значение тока через диод на линейном участке ВАХ. Эта схема обладает



Рис. 9.38. Схема термокомпенсации положения рабочей точки усилительного каскада: *а* — с включением диода в цепь входного делителя напряжения; *б* — с включением диода в цепь обратной связи по постоянному току; *в* — с трансформаторным выходом

недостатком — диод может шунтировать входной сигнал. В схеме на рис. 9.38, *б*, этот недостаток устранен — с увеличением температуры увеличивается ток через цепь R4, VD1 и увеличивается падение напряжения на эмиттерном резисторе R4. В результате чего уменьшается прямое смещение на эмиттерном переходе, что снижает процесс инжекции и увеличивает коллекторный ток. При использовании трансформаторной связи можно применять схему, приведенную на рис. 9.38, *в*, в которой также исключено шунтирование входного сигнала. Для дополнительного шунтирования переменной составляющей используют блокировочный конденсатор $C_б$, хотя сопротивление диода для переменной составляющей невелико.

Общий недостаток метода температурной компенсации — нарушение регулировки при замене компенсирующего элемента и других элементов схемы. Кроме того, температурная компенсация действует только в том случае, если температура коллекторного перехода транзистора и компенсирующего элемента изменяются одинаково. Если же транзистор греется проходящим через него током, а температура компенсирующего элемента неизменна, то никакой компенсации не будет. Для компенсации изменения положения точки покоя в результате нагрева транзистора необходимы хороший тепловой контакт между транзистором и компенсирующим элементом. Для этого компенсирующий элемент помещают в теплоотвод транзистора. Однако это приводит к усложнению конструкции.

Все рассмотренные схемы, в которых в эмиттерной цепи включен резистор, создающий отрицательную обратную связь, имеют один общий недостаток. Недостаток заключается в том, что обратная связь действует и по переменному току в усилителях переменного тока. За счет обратной связи по переменному току при изменении входного сигнала обратная связь будет стабилизировать входной ток, протекающий через транзистор, и исключать усиление переменного сигнала. Для исключения ООС по переменному току во входной цепи эмиттерную ООС шунтируют конденсатором $C_Э$, который называют элементом, исключающим ООС по переменному току.

Если конденсатор $C_Э$ отсутствует, то при изменении входного сигнала изменяется ток эмиттера, а это изменение влияет на величину падения напряжения $U_{RЭ}$. Напряжение $U_{RЭ}$ создает ООС

как обратное смещение, что стабилизирует обратное смещение на эмиттерном переходе. В результате ток в транзисторе не увеличивается и усиление отсутствует.

При включении $C_Э$ переменный входной сигнал не проходит через $R_Э$, так как есть обходная цепь через $C_Э$, с минимальным сопротивлением для переменного тока, что исключает ООС по переменному току и переменный сигнал.

В схемах коллекторной стабилизации (см. рис. 9.35) наряду с параллельной обратной связью по постоянному току, являющейся элементом термостабилизации, создается и отрицательная обратная связь по переменному усиливаемому сигналу, что приводит к снижению коэффициента усиления и входного сопротивления усилителя.



Рис. 9.39. Схема стабилизации режима работы с нейтрализацией ООС по переменному току

Для устранения отрицательной обратной связи по переменному току, т.е. передачи на вход схемы переменной составляющей коллекторного напряжения, базовый резистор (R1) делят на две (как правило равные) части (R1 = R1′) и среднюю точку заземляют через большую емкость $C_б$, как показано на рис. 9.39. Тогда переменный сигнал не поступает с выхода во входную цепь, но цепь стабилизации по постоянному току действует, так как $C_б$ шунтирует только по переменному току R2 и $R_{вх}$ в усилителе.

Термостабилизация режимов работы полевого транзистора

В полевых транзисторах с управляющим *p-n*-переходом существуют три основных температурных эффекта.

Первый обусловлен током утечки, который протекает через закрытый переход затвор—исток и обычно экспоненциально зависит от температуры. Этот ток может изменить напряжение смещения, если сопротивление резистора в цепи затвора достаточно велико. Эффект особенно сильно проявляется при высоких температурах и практически отсутствует в полевых транзисторах с изолированным затвором.

Второй эффект обусловлен изменениями разности потенциалов *p-n*-перехода (затвор—исток) при колебаниях температуры

окружающей среды, при чем температурный коэффициент напряжения (ТКН) оказывается отрицательным и составляет 2,2 мВ/°С.

Если напряжение на затворе поддерживается практически постоянным, то отрицательный ТКН приводит к положительному ТКН для тока стока, т.е. барьер при повышении T уменьшается, а ток I_C увеличивается. Зависимость тока стока от контактной разности потенциалов сильно проявляется в полевых транзисторах с низким напряжением отсечки (узкий канал).

Третий эффект связан с изменениями удельного сопротивления канала, причем температурный коэффициент сопротивления оказывается положительным. В этом случае ток стока будет уменьшаться, так как увеличивается концентрация носителей зарядов и уменьшается их подвижность (широкий канал).

Эти два последних противоположных друг другу процесса при определении выбора рабочей точки могут взаимно компенсироваться и ток стока будет практически постоянным в широком диапазоне температур. В МДП-транзисторах на зависимость тока стока от температуры также влияют изменение подвижности носителей в канале и ионизированные процессы на поверхности полупроводника. Первое явление оказывается решающим при больших токах стока — ток стока уменьшается, второе явление — при малых токах стока, когда при повышении температуры ток стока увеличивается.

Полевые транзисторы, являясь кремниевыми приборами, сохраняют свою работоспособность при повышении температуры окружающей среды до +120 °С.

В области низких температур окружающей среды полевые транзисторы работают значительно лучше, чем биполярные. Более того, в условиях работы при низких температурах электрические параметры полевых транзисторов улучшаются: возрастает входное сопротивление, несколько увеличивается крутизна характеристики и уменьшается уровень шумов.

Рабочая точка полевого транзистора стабилизируется так же, как в биполярных транзисторах, за счет отрицательной обратной связи.

Рассмотрим схемные решения включения полевого транзистора (рис. 9.40, *а*). При повышении температуры уменьшается потенциальный барьер между затвором и истоком, возрастает ток затвора $I_З$ и увеличивается ширина канала, что ведет к увеличению тока истока $I_И$. В схеме возрастает падение напряжения на $R_З$ и $R_И$,



Рис. 9.40. Схемы подачи смещения и термостабилизации режимов работы полевых транзисторов: *а* — стабилизация при смещении фиксированным током затвора; *б* — стабилизация при смещении фиксированным напряжением делителя

но общее напряжение смещения затвор—исток остается неизменным: $U_{ЗИ} = I_З R_З - I_И R_И$, так как величины падения напряжения в формуле имеют противоположные знаки, т.е. действия двух противоположных процессов, рассмотренных выше, выполняют температурную стабилизацию положения рабочей точки транзистора. Резистор в цепи истока $R_И$ является элементом последовательной ООС по току.

Однако вследствие разницы между токами $I_З$ и $I_И$ ($I_З < I_И$) от температуры, данный вид стабилизации эффективен только в небольшом диапазоне температур. При этом требуется точный расчет и подбор сопротивлений резисторов $R_И$ и $R_З$.

Основной мерой температурной стабилизации является увеличение глубины последовательной ОС по току, что осуществляется за счет увеличения сопротивления $R_И$. При этом увеличение $R_И$ приводит к увеличению напряжения смещения $U_{ЗИ}$. В итоге уже при небольших значениях тока $I_И$ полевые транзисторы работают вблизи режима отсечки, где крутизна характеристик мала. Однако это приводит к резкому изменению $U_{ЗИ}$ и положения точки покоя.

Для устранения этого недостатка отпирающее напряжение смещения между затвором и истоком подают методом фиксированного напряжения делителя (рис. 9.40, *б*). Делитель напряжения на резисторах R1 и R2 обеспечивает работу транзистора на активном участке с большей крутизной (S), в то время когда $R_И$ достаточ-

но велико и падение напряжения $U_{ЗИ}$ значительно. В результате обеспечивается требуемая глубина обратной связи и работа транзистора на участке с большой крутизной характеристики, что повышает коэффициент усиления $K_н \approx -SR_С$.

Термокомпенсация режима работы полевого транзистора

В качестве элементов термокомпенсации можно использовать включение диодов в цепь отрицательной обратной связи, т.е. вместо резистора $R_И$ (рис. 9.41, *а*). В этих схемах при увеличении температуры уменьшается потенциальный барьер в VD и возможно возрастание тока $I_И$ и $I_С$, так как уменьшается обратное смещение $U_{ЗИ}$. Однако одновременно с этим увеличивается концентрация носителей зарядов в канале транзистора за счет собственной генерации в транзисторе и притока носителей зарядов через открытый диод VD, что приведет к уменьшению подвижности носителей зарядов и возможности уменьшения силы токов $I_И$ и $I_С$. В результате этого ток стока $I_С$ останется практически неизменным.



Рис. 9.41. Схемы стабилизации режима работы полевых транзисторов с управляющим *p-n*-переходом при термокомпенсации с нелинейными элементами (диоды) в цепях ООС по напряжению в цепи истока: *а* — стабилизация при смещении фиксированным током затвора; *б* — стабилизация при смещении фиксированным напряжением делителя

Аналогично температурная стабилизация и компенсация положения рабочей точки происходит и при использовании полевых транзисторов со встроенным каналом (рис. 9.42).

В полевых транзисторах с индуцированным каналом принципиально необходима подача напряжения смещения от внешнего источника, так как при его отсутствии транзистор будет заперт



Рис. 9.42. Схемы стабилизации режима работы полевых транзисторов со встроенным каналом при термокомпенсации за счет последовательной ООС по напряжению: *а* — стабилизация при смещении фиксированным током затвора; *б* — стабилизация при смещении фиксированным напряжением делителя; *в* — стабилизация при смещении фиксированным током затвора с нелинейным элементом в цепи ОС

(отсутствует канал). Температурная стабилизация в этих схемах осуществляется с помощью последовательной ОС, выполненной за счет резистора $R_И$, включенного в цепь истока (рис. 9.43).

В более сложных случаях, когда применяется термокомпенсация, вместо пассивных элементов обратной связи включаются активные элементы.



Рис. 9.43. Схема стабилизации режима работы полевых транзисторов с индуцированным каналом при термокомпенсации за счет последовательной ООС по напряжению при смещении фиксированным напряжением делителя

В схемном решении на рис. 9.44 роль резистора R_C выполняет транзистор VT2, создавая ОС в коллекторной цепи.

Режим работы транзисторов определяется делителем напряжения на резисторах R1—R3. При включении источника питания схемы создается смещение между затвором и истоком транзистора VT1 с резистора R3 (U_{R3}), в результате чего создаются канал и смещение на VT2 между затвором и истоком с резисторов R2 и R3 (U_{R2-R3}).

В транзисторе VT2 также создается канал. Два транзистора имеют определенное положение рабочей точки и через них протекает ток. Каждый транзистор является элементом конструктивной нагруз-

ки друг для друга. Транзистор VT2 является активной конструктивной нагрузкой для VT1 в цепи стока, а VT1 для VT2 в цепи истока. Для такого включения не требуются пассивные элементы — резисторы $R_И$ и R_C. В процессе изменения температуры изменяется число носителей зарядов в канале полевого транзистора.



Рис. 9.44. Схема включения полевых транзисторов с термокомпенсацией за счет последовательной ООС по напряжению и нелинейной нагрузке

Рассмотрим работу схемы в режиме термокомпенсации. При повышении температуры возрастает термогенерация пар носителей зарядов и уменьшается сопротивление канала VT1. В результате увеличивается положительный потенциал на подложке транзистора VT2, что уменьшает объем носителей зарядов в канале транзистора VT2. Сопротивление канала VT2 увеличивается и ток не возрастает.

Схемное решение термокомпенсации можно использовать и в цепи истока транзистора VT1. Процессы будут аналогичны рассмотренным выше процессам.

Обратная связь по переменному току устраняется, так же как и в схемах с биполярными транзисторами, путем шунтирования элемента конструктивной нагрузки в цепи истока ($R_И$) конденсатором большой емкости, так чтобы в диапазоне рабочих частот выполнялось условие $Z_И \to 0$. На всех рассмотренных выше схемах этот конденсатор ($C_И$) показан, но применяется только в схемах усилителя по переменному току. Его действие аналогично действию тока, как в схемах с биполярными транзисторами.

9.5.4. Межкаскадные связи в усилителях

Общие сведения

Цепи межкаскадных связей в усилителях служат для передачи энергии от источника сигнала на вход усилителя, от предыдущего каскада к последующему, от оконечного усилителя в нагрузку.

Схемы межкаскадных связей должны обладать минимальными или допустимыми частотными или фазовыми искажениями и минимальными потерями. Эти схемы одновременно могут слу-

жить для подачи питающих напряжений на электроды усилительных элементов, а также для придания определенных свойств усилительным каскадам или всего усилителя в целом. Схемы межкаскадных связей входных и выходных цепей могут служить для перехода с симметричной цепи на несимметричную, и наоборот. Так, например, проводная линия связи является симметричной по отношению к земле цепью, а усилитель — несимметричной. Получение симметричного напряжения также необходимо для возбуждения двухтактных каскадов, работающих в противофазе на общую нагрузку, т.е. цепи связи также обеспечивается переход от однотактных каскадов к двухтактным.

Различают четыре основных вида схем межкаскадных связей: гальваническую (непосредственную), резисторно-емкостную (емкостную), трансформаторную и дроссель-емкостную.

Гальваническая (непосредственная) связь

Наиболее простой связью между каскадами усилителя является непосредственная связь обыкновенным проводником, когда выход одного каскада соединяется со входом другого непосредственно, без применения пассивных и активных элементов. Непосредственная связь — это гальваническая связь, обладающая хорошей проводимостью для постоянного тока, обеспечивающая непосредственное протекание зарядов от одного элемента к другому на сколь угодно низких частотах, вплоть до нулевой частоты (постоянного тока). В качестве элементов непосредственной связи могут использоваться резисторы, диоды, стабилитроны и т.д., т.е. элементы, не оказывающие реактивного действия на протекание постоянного тока (не изменяются направление, вид, частота и т.д.).

Непосредственная связь между каскадами усилителя позволяет усиливать медленно изменяющиеся во времени сигналы. Следовательно, усилители с непосредственной связью можно использовать в качестве усилителей постоянного тока (УПТ).

Поскольку в усилителях с непосредственной гальванической связью отсутствуют элементы, предназначенные для отделения усилительных каскадов по постоянному току, выходное напряжение определяется не только усиленным полезным сигналом, но и ложным сигналом, создаваемым за счет изменения во времени параметров режимов работы каскадов по постоянному току. Напомним, что изменение параметров режима работы по постоянному току —

это изменение параметров, определяющих положение рабочей точки. Самопроизвольное изменение положения рабочей точки вызывает и самопроизвольное изменение выходного напряжения усилителя, которое может возникать даже в отсутствие входного сигнала. Таким образом, на выходе усилителя появляется сигнал при отсутствии входного сигнала. Очевидно, особенно нежелательны изменения режима работы по постоянному току в первых каскадах многокаскадного усилителя, поскольку эти даже очень слабые изменения будут усиливаться последующими каскадами и на выходе может быть получен достаточно большой сигнал при отсутствии сигнала во входном каскаде.

Таким образом, свойства схем усилителей с непосредственной гальванической связью усиливать сигналы сколь угодно малой скорости изменения (малой частоты) могут привести к возникновению сигнала на выходе при отсутствии сигнала на входе, т.е. к так называемому дрейфу нуля напряжения на выходе усилителя. Отсюда следует, что дрейф усилителя — это самопроизвольное изменение выходного сигнала от первоначально заданного в режиме покоя при неизменном напряжении входного сигнала и даже без входного сигнала.

Причинами дрейфа являются нестабильность напряжения питания схемы, температурная и временна́я нестабильности параметров элементов схемы (транзисторов, резисторов, диодов и т.д.). При выборе схемных решений особое внимание уделяют обеспечению стабильности параметров режимов работы по отношению к дестабилизирующим факторам, а также изменению напряжения питания и температуры окружающей среды.

При использовании гальванической связи необходимо особенно точно согласовывать выходное сопротивление предыдущего каскада с входным сопротивлением следующего каскада для исключения короткого замыкания каскадов и компенсации постоянной составляющей, возникающей в результате дрейфа. Также необходимо учитывать то, что при использовании непосредственной связи в транзисторных усилителях элементы выходной цепи предыдущего каскада относятся к элементам входной цепи последующего каскада.

Особенности непосредственной связи каскадов, влияющие на коэффициент усиления усилителя за счет взаимного использова-

ния элементов соседних каскадов, рассмотрим на примере двухкаскадных усилителей.

В схемах усилителей (рис. 9.45, *а*, *б*) с непосредственной связью в каждом каскаде необходимо включить эмиттерную (истоковую) конструктивную нагрузку $R_Э$ ($R_И$), для того чтобы создавать режим работы для последующего каскада. В этом случае $R_{К1}$, VT1 и $R_{Э1}$ на рис. 9.45, *а* ($R_{С1}$, VT1 и $R_{И1}$ на рис. 9.45, *б*) представляют собой цепь делителя напряжения для создания напряжения смещения фиксированным напряжением делителя для каскада с транзистором VT2 (рис. 9.45, *а*, *б*). Применение конструктивной нагрузки в выходной цепи также позволяет за счет ООС по току стабилизировать режим работы и не допускать перехода транзистора в режим насыщения, удерживая его работу в активном режиме (класс *А*). В каждом последующем каскаде сопротивление резистора $R_Э$ ($R_И$) необходимо увеличивать для повышения ООС по току, однако для увеличения тока в каскаде приходится уменьшать выходное сопротивление $R_К$ ($R_С$). Это приведет к уменьшению коэффициента усиления усилителя, так как $K_U \approx R_К/R_Э$.



Рис. 9.45. Схемы двухкаскадных усилителей с непосредственной связью: *а* — на биполярных транзисторах; *б* — на полевых транзисторах

Из этого рассуждения следует, что необходимо уменьшать число каскадов при непосредственной связи или применять другие схемные решения.

Одним из таких решений является включение добавочного резистора $R_Д$ параллельно усилительному элементу для увеличения силы тока через эмиттерную нагрузку (рис. 9.46, *а*), что позволяет снизить сопротивление резистора $R_Э$ и немного повысить коэф-



Рис. 9.46. Схемы двухкаскадных усилителей с непосредственной связью с повышением коэффициента усиления: *а* — при включении добавочного резистора; *б* — при включении стабилитрона в эмиттерную цепь; *в* — при применении в каскадах транзисторов с разной структурой электропроводности

фициент усиления. Более эффективный способ повышения коэффициента усиления — включение стабилитрона в эмиттерные цепи вместо резистора $R_Э$ (рис. 9.46, *б*). Напряжение на стабилитроне U_{VD} не изменяется при любой силе тока, а резистор $R_Д$ служит ограничителем. Стабилитрон, имеющий малое дифференциальное сопротивление, в эмиттерной входной цепи снижает общее входное сопротивление. В результате такого схемного решения величина напряжения ООС всегда стабильна, что позволяет не увеличивать сопротивление резистора $R_Э$ и повысить коэффициент усиления.

Уменьшить сопротивление резистора $R_Э$ и увеличить K_U в усилителях с непосредственной связью можно, используя в соединяемых каскадах транзисторов разного типа электропроводности: *p-n-p* и *n-p-n*-типа (рис. 9.46, *в*). В этой схеме $R_{К1}$ — элемент смещения эмиттерного перехода VT2 и коллекторная нагрузка VT1, т.е. небольшой, из этого следует, что элемент ООС RЭ2 также может быть небольшим. Уменьшение $R_{Э2}$ увеличивает коэффициент усиления второго каскада и соответственно всей схемы усилителя.

Такие усилители называются усилителями с дополнительной симметрией или комплементарными.

Все рассмотренные схемные решения позволяют стабилизировать положение рабочей точки каждого каскада, т.е. исключить дрейф нуля, не снижая общего коэффициента усиления каждого каскада и всего многокаскадного усилителя. Из рассмотренных схемных решений следует, что особенно нежелательна нестабильность режима по постоянному току, т.е. дрейф нуля напряжения в первом каскаде, поскольку эти изменения усиливаются последующими каскадами.

Для устранения дрейфа нуля напряжения, при нестабильности источника питания во входной цепи первого каскада последовательно с источником входного сигнала включают источник компенсирующего напряжения $U_{\text{комп вх}}$ (рис. 9.47, *а*).



Рис. 9.47. Схемы двухкаскадных усилителей с непосредственной связью со схемным решением для устранения дрейфа нуля при нестабильности питающего напряжения: *а* — при включении источника компенсирующего напряжения; *б* — с мостовой схемой во входной и выходной цепях

Значение компенсирующего напряжения необходимо выбрать равным напряжению между базой и эмиттером ($U_{\text{комп вх}} = U_{\text{R2}} - U_{\text{RЭ}}$), тогда при $U_{\text{вх}} = 0$ потенциал на базе будет равен нулю и не изменится до тех пор, пока не поступит входной сигнал ($U_{\text{вх}} \neq 0$). Это исключает дрейф нуля напряжения в первом каскаде. Сигнал на выходе VT1 будет отсутствовать при дестабилизирующих факторах, таких как изменение напряжения источника питания (U_{K}). Источник компенсирующего напряжения можно заменить дополнительным делителем во входной цепи, создать мостовую схему (рис. 9.47, *б*). В выходную диагональ моста включают источник входного сигнала. При $U_{\text{вх}} = 0$ выход моста зашунтирован, и потенциал базы не изменяется до тех пор, пока не поступит входной сигнал $U_{\text{комп вх}} = \dfrac{U_{\text{K}} R4}{R3 + R4}$. В выходных каскадах для исключения напряжения на выходе при $U_{\text{вх}} = 0$ нагрузку также включают в диагональ мостовой схемы (рис. 9.47, *б*). Мостовая схема образована делителем R5 и R6 и элементами выходного каскада R_{K2}, $r_{\text{диф VT2}}$ и $\text{R}_{\text{Э2}}$. На резисторе R6 создается компенсирующее напряжение на выходной нагрузке $U_{\text{R6}} \approx U_{r\ \text{диф VT2}}$, в результате на выходе при изменении U_{K} $\left(U_{\text{комп н}} = \dfrac{U_{\text{K}} R6}{R5 + R6} \right)$ возникает нулевая разность потенциалов.

Непосредственная связь между каскадами позволяет изготовить усилители по интегральной технологии, где использование других связей без применения навесных элементов невозможно.

Недостаток усилителей с гальванической связью — сложность обеспечения нормального режима работы каскадов по постоянному току и невысокий коэффициент усиления.

Резисторно-емкостная (емкостная) связь

Резисторно-емкостную межкаскадную связь применяют в усилителях переменного тока (рис. 9.48). Напряжение усиливаемого сигнала переменного тока подается на вход первого каскада и передается на последующие каскады через разделительный конденсатор C_{p}, который препятствует передаче постоянной составляющей напряжения с выхода каскада (или источника сигнала) на вход следующего каскада и в нагрузку. Постоянная составляющая в каждом каскаде усилителя определяет его режим работы и коэффициент усиления. При подаче на вход усилителя сигнала переменного



Рис. 9.48. Схемы двухкаскадных усилителей с резисторно-емкостной связью: *а* — на биполярных транзисторах; *б* — на полевых транзисторах



Рис. 9.49. Временна́я диаграмма сложения двух напряжений на входе усилителя: *а* — постоянное; *б* — переменное; *в* — постоянное пульсирующее

тока происходит не только усиление сигнала, но и физическое сложение постоянной составляющей с сигналом переменного тока, что приводит к искажению усиливаемого сигнала. Это видно на примере работы транзистора в динамическом режиме или на примере сложения двух напряжений (рис. 9.49).

В данном примере видно, что в результате суммирования двух составляющих напряжения (рис. 9.49, *а* и *б*) может произойти искажение общей формы сигнала, т.е. получаем пульсирующее постоянное напряжение (U_3) на (рис. 9.49, *в*). Таким образом, на графике, приведенном на рис. 9.49, *в*, видно, что происходит искажение формы сигнала.

Емкость конденсатора $C_р$ выбирают таким образом, чтобы его сопротивление $X_{C_р}$ на нижней граничной частоте диапазона усиливаемого переменного сигнала было небольшим, гораздо меньше входного сопротивления следующего каскада $X_{C_р} < R_{вх}$. Рассчитывается сопротивление $X_{C_р}$ по формуле $X_{Cр} = \dfrac{1}{2\pi f C_р}$.

По мере снижения частоты значение $X_{Ср}$ возрастает, что приводит к уменьшению входного сигнала и снижению коэффициента усиления каскада (K_U). Исходя из этого, емкость конденсатора рассчитывают для средней и нижней частот диапазона усиливаемого сигнала. Из проведенного анализа можно сделать вывод о том, что для низкочастотных усилителей емкость $C_р$ должна быть достаточно большой, а на высоких частотах — небольшой.

Итак, наличие конденсаторов и транзисторов, параметры которых сильно зависят от частоты усиливаемого сигнала, приводит к тому, что при изменении частоты входного сигнала напряжение на выходе усилителя изменяется как по амплитуде, так и по фазе, т.е. возникают искажения. Зависимость коэффициента усиления K_U от частоты определяется амплитудно-частотной характеристикой усилителя, а зависимость угла фазового сдвига φ от частоты, т.е. от его фазочастотной характеристикой.

Необходимо отметить, что на коэффициент усиления усилителя в области низких частот влияют также конденсаторы $C_Э$ ($C_И$) — с уменьшением частоты снижается шунтирующее действие конденсатора $C_Э$ для исключения ООС по переменному току и уменьшается коэффициент усиления усилителя. Появление фазочастотных искажений обусловлено тем, что в цепях с емкостью ток опережает напряжение. Общий фазовый сдвиг выходного напряжения усилителя относительно его входного напряжения равен сумме углов фазовых сдвигов, создаваемых всеми конденсаторами в схеме: $\varphi_{Ср} = \varphi_{Ср1} + \varphi_{Ср2} + \varphi_{Эр1} + \varphi_{Эр2} + ...$

Достоинства схем с резисторно-емкостной связью состоят в том, что требуется маломощный источник питания по сравнению с усилителями с непосредственной связью и достаточно большой коэффициент усиления.

К недостаткам схемы можно отнести низкий КПД и уменьшение коэффициента усиления на низких частотах.

Трансформаторная связь

В схемах многокаскадных усилителей для связи каскадов между собой используют трансформатор, первичную обмотку которого включают в выходную цепь усилительного элемента, а вторичную — в цепь управляющего электрода следующего каскада. Трансформаторную связь можно применять для связи источника сигнала с входом первого каскада и выходы оконечного каскада с нагрузкой (рис. 9.50).



Рис. 9.50. Схема усилителя с трансформаторной связью: *а* — с параллельным включением по входу и последовательным включением по выходу в первом каскаде и последовательным включением по входу во втором каскаде; *б* — с последовательным включением по входу и выходу в первом каскаде и параллельным включением по входу во втором каскаде

Трансформаторная связь надежно отделяет усилитель по постоянному току от выходной и входной цепи соседних каскадов, источника сигнала и нагрузки. Кроме того, трансформатор позволяет согласовать сопротивление нагрузки и источника сигнала с сопротивлениями входа и выхода каскада соответственно, когда требуется оптимальное согласование.

В усилительных каскадах возможно параллельное и последовательное включения обмоток трансформатора в входной и выходной цепях.

В схеме на рис. 9.50, *а*, во входной цепи транзистора VT1 вторичная обмотка трансформатора TV1 включена параллельно с элементом смещения резистора R2 для транзистора VT1, а вторичная обмотка трансформатор TV2 включена последовательно с элемен-

том смещения R4 для транзистора VT2. На рис. 9.50, *б*, показано параллельное включение вторичных обмоток трансформаторов TV1 и TV2.

Отличительной особенностью различного включения трансформатора во входной цепи является то, что при параллельном включении общее входное сопротивление схемы понижается, так как активное сопротивление обмотки трансформатора по постоянному току очень мало. Для повышения входного сопротивления каскада по постоянному току на входе установлен разделительный (связующий) конденсатор (рис. 9.50, *а*), который исключает проход постоянной составляющей тока делителя напряжения. В этом случае режим покоя по постоянному току определяется только падением напряжения на R2 и $R_Э$. Последовательное включение трансформатора во входной цепи не влияет на входное сопротивление усилителя (рис. 9.50, *б*), но резистор делителя R2 понижает амплитуду переменного входного сигнала. Для исключения действия R2 на входное переменное напряжение его шунтируют конденсатором $C_б$.

В выходных цепях усилительных каскадов трансформатор связи также может включаться последовательно и параллельно относительно усилительного элемента. Схема с последовательным включением трансформатора TV2 в выходной цепи вместо коллекторной нагрузки для усилительных элементов (транзисторы VT1 и VT2) показана на рис. 9.50. В этом случае выходное сопротивление каскада по постоянному току уменьшается, а по переменному току, увеличивается. Таким образом, при постоянном токе коллектора при отсутствии входного сигнала сопротивление коллекторной цепи определяется только омическим сопротивлением первичной обмотки трансформатора, которое очень мало. Поэтому напряжение на коллекторном переходе в режиме покоя $U_{КЭ\ обр}$ практически равно напряжению источника питания $U_К$. Это позволяет при одном и том же требуемом $U_{вых}$ выбирать меньшие значения напряжения питания ($U_К$) при включении трансформатора в выходной цепи.

В выходной цепи схемы из-за малого сопротивления обмотки трансформатора протекают существенно бóльшие токи, чем в схеме с бестрансформаторным выходом. Это накладывает определенные ограничения на выбор сопротивления $R_Э$, так как на этом резисторе необходимо уменьшить потери мощности. Сопротивление $R_Э$ не должно превышать несколько десятков ом.

Кроме того, из-за малого сопротивления $R_Э$ возникают трудности, связанные с использованием $C_Э$ для исключения ООС по переменному току, емкость $C_Э$ должна быть достаточно большой.

Поэтому резистор $R_Э$ в схеме на рис. 9.50 либо вообще не применяют, либо включают его, не шунтируя конденсатором $C_Э$.



Рис. 9.51. Усилительный каскад с трансформаторной связью и диодной стабилизацией в цепи смещения

В мощных каскадах при отсутствии резистора $R_Э$ статический режим можно стабилизировать, включив диод VD в цепь смещения (рис. 9.51).

Поскольку диод имеет малое дифференциальное сопротивление, можно считать, что по переменному току вывод обмотки трансформатора подключен к общей шине. Кроме того, диод осуществляет температурную компенсацию положения рабочей точки покоя в статическом режиме работы. Это обусловлено идентичностью температурных характеристик диода и эмиттерного перехода транзистора. По постоянному току диод VD создает необходимое смещение на эмиттерный переход (см. рис. 9.38, *а*).

Схема с параллельным включением трансформатора на выходе каскада усилителя и параллельным включением трансформатора относительно элемента подачи смещения на входе следующего каскада усилителя (рис. 9.52) занимает промежуточное положение между усилителем с RC-связью и усилителем с трансформаторной связью. Как видно из схемы, оба каскада резисторные, а трансформатор TV1 является согласующим устройством между каскадами. Конденсатор связи (разделительный) $C_{св1}$ в схеме рис. 9.52 необходим для того, чтобы пропускать только переменную составляющую напряжения от первого каскада на первичную обмотку трансформатора (TV1). Конденсатор $C_{св2}$ исключает шунтирующее действие вторичной обмотки трансформатора (TV1) на резистор делителя напряжения R4, который обеспечивает подачу напряжения прямого смещения на эмиттерный переход транзистора VT2.



Рис. 9.52. Схема усилитель с параллельным включением трансформатора по входу и выходу и трансформаторно-емкостной связью

Данная схема не позволяет уменьшить напряжение источника питания U_K, так как наличие резистор R_K вносит дополнительные потери мощности в коллекторной цепи. Однако в этой схеме отсутствует намагничивание сердечника трансформатора постоянной составляющей коллекторного тока, что уменьшает габариты трансформатора.

В качестве схемы с электропитанием пониженным напряжением источника питания U_K можно использовать дроссельно-емкостную связь (рис. 9.53). В данной схеме в выходную цепь усилительного элемента устанавливают дроссель. Разделительный конденсатор C_p передает переменную составляющую. Дроссельная связь не пропускает постоянную составляющую. Дроссельная связь позволяет использовать пониженное напряжение питания благодаря небольшому активному сопротивлению дросселя постоянному току. Данный каскад имеет высокие КПД и коэффициент усиления по сравнению с резисторными каскадами.



Рис. 9.53. Схема каскада усилителя с дроссельно-емкостной связью

В некоторых случаях применяют резисторно-трансформаторную связь, где используется комбинированная схема связи (рис. 9.54), т.е. выходной сигнал снимается с резистора, а передача на следу-



Рис. 9.54. Схема усилителя с резисторно-трансформаторной связью

ющий каскад осуществляется путем трансформаторной связи. Напряжение смещения на усилительный элемент в данной схеме подается через резисторную нагрузку в эмиттерной цепи, а связь между каскадами осуществляется через трансформатор, в первичную обмотку которого включен разделительный конденсатор, не пропускающий постоянную составляющую. В резисторно-трансформаторном каскаде через обмотку трансформатора не протекает постоянная составляющая эмиттерного тока, которая могла бы вызывать намагничивание трансформатора. При таком схемном решении магнитопровод трансформатора может иметь меньшее сечение. Такой каскад позволяет получить подъем частотной характеристики на нижних частотах, что невозможно иметь в резисторном и трансформаторном каскадах. Такое схемное решение широко используют при работе каскада с общим коллектором на симметричную нагрузку (двухтактный усилитель или нагрузку с независимым включением от источника питания, т.е. незаземленный провод.) В схеме невозможно осуществить стабилизацию точки покоя из-за малого сопротивления первичной обмотки трансформатора, включенной параллельно эмиттерному резистору $R_Э$. Такое включение трансформатора уменьшает сопротивление в эмиттерной цепи по постоянному току, следовательно, и влияние ООС по постоянному току.

Трансформаторные усилители находят широкое применение, так как позволяют легко согласовывать каскады между собой, с нагрузкой и источником сигнала, что достигается подбором коэффициента трансформации. Максимальная передача мощности от источника сигнала в нагрузку происходит при равенстве их сопротивлений — источника сигнала ($R_г$ — сопротивление генератора) и нагрузки ($R_н$).

Если значение $R_г$ и $R_н$ различны, то их согласуют с помощью трансформаторной связи. Рассмотрим этот случай на примере схе-

мы, приведенной на рис. 9.55, для которой в идеальном случае справедливы соотношения

$$R'_{\text{н}} = R_{\text{н}} / h^2;\ R'_{\text{г}} = R_{\text{г}} n^2;\ n = W_2 / W_1,$$

где $R'_{\text{н}}$ и $R'_{\text{г}}$ — соответственно сопротивление нагрузки, пересчитанное в первичную обмотку трансформатора TV2, и сопротивление генератора, пересчитанное во вторичную обмотку трансформатора TV1; W_2 и W_1 — число витков вторичной и первичной обмоток трансформаторов; $n = \sqrt{R_{\text{н}} / R_{\text{г}}}$ — коэффициент трансформации для оптимального согласования.



Рис. 9.55. Схема усилителя с трансформаторной связью

В режиме оптимального согласования необходимо соблюдать соотношения

$$R'_{\text{н}} = R_{\text{г}};\ R'_{\text{г}} = R_{\text{н}}.$$

Коэффициент трансформации выходного трансформатора TV2 определяется по значениям допустимого максимального тока и напряжения трансформатора $R'_{\text{н}} = U_{\text{К max}} / I_{\text{К max}}$. Так как сопротивления первичной и вторичной обмоток трансформатора малы (r_1 и r_2), то пересчитанное сопротивление нагрузки каскада определяется приведенным к первичной обмотке сопротивлением $R'_{\text{н}} = n^2 \left(R_{\text{н}} + r^2 \right) + r_1 \approx n^2 R_{\text{н}}$, отсюда можно найти коэффициент трансформации трансформатора TV2:

$$n_2 = \sqrt{\frac{R'_{\text{н}}}{R_{\text{н}}}} = \sqrt{\frac{I_{\text{К max}} R_{\text{н}}}{U_{\text{К max}}}}.$$

Анализируя формулу для коэффициента трансформации выходного трансформатора TV2, можно сделать вывод, что при низком сопротивлении нагрузки для связи требуется устанавливать понижающий трансформатор с коэффициентом трансформации $n < 1$. Поскольку в понижающем трансформаторе ток во вторичной обмотке трансформатора в n раз больше, чем в первичной обмотке трансформатора ($I_2 / I_1 = n$ или $I_2 = nI_1$), схема с трансформаторной связью позволяет получить дополнительный выигрыш в усилении по току по сравнению с усилительным каскадом с емкостной связью.

При высоком сопротивлении нагрузки трансформатор имеет коэффициент трансформации $n > 1$ (повышающий трансформатор), что дает выигрыш по напряжению ($U_2/U_1 = n$ или $U_2 = nU_1$).

В обоих случаях согласующий трансформатор позволяет значительно повысить мощность выходного сигнала, так как мощность равна $P = UI$.

Коэффициент трансформации входного трансформатора (TV1) определяется из уравнения $n_1 = \sqrt{R'_г / R_г}$, в котором $R'_г$ иногда задают из условия согласования: $R'_г \approx R_{вх\,ср} \approx h_{11}$. Параметр h_{11} зависит от схемы включения усилительного элемента и является входным сопротивлением транзистора.

Из формулы для коэффициента трансформации входного трансформатора TV1 можно сделать вывод, что при низком сопротивлении $R_г$ трансформатор должен быть повышающим с $n > 1$, а при высоком — понижающим с $n < 1$.

Важным достоинством усилителей с трансформаторной связью является то, что они могут работать как усилители напряжения и как усилители мощности. Для этого применяются трансформаторы с соответствующим коэффициентом трансформации.

К недостаткам трансформаторной связи относятся дороговизна и большие размеры каскадов, необходимость защиты от внешних магнитных полей, а также ухудшение частотно-фазовой характеристики за счет реактивных составляющих трансформатора. Усилитель с трансформаторной связью практически невозможно изготовить по интегральной технологии.

9.5.5. Характеристики усилительных каскадов при разных схемах включения усилительных элементов

Общие характеристики усилительных каскадов

Усилительный каскад можно рассматривать как активный четырехполюсник, имеющий два входных и два выходных зажима. Активным он является потому, что содержит в себе источник питания с усилительным элементом и обладает коэффициентом усиления по мощности больше единицы. Усилительный элемент имеет три основных вывода, за исключением вспомогательных электродов. Один из электродов является общим для входа и выхода. (*Вспомогательным электродом в полевых транзисторах служит подложка, а в электронных лампах — экранирующая, антидинатронная*

и другие сетки). Усилительный элемент можно представить как четырехполюсник шестью способами. Однако только в трех из них усилительный элемент обладает способностью усиливать мощность сигнала, когда один основной электрод присоединен к одному из входных зажимов, второй основной электрод — к одному из выходных зажимов, а третий основной электрод является общим зажимом — входным и выходным.

При способе включения усилительного элемента как активного четырехполюсника — с источником сигнала и нагрузкой, схемы имеют вид, аналогичный схемам включения усилительного элемента в статическом режиме. Во входной цепи включен источник сигнала, а в выходной — нагрузка. При способе включения усилительного элемента по переменному току исключают источники постоянного напряжения, так как их сопротивление для переменного тока мало.

Соответственно можно сделать вывод об аналогичном включении усилительного элемента как четырехполюсника со схемами этих элементов в статическом режиме. Схемы с общим эмитирующим электродом (схемы с общим эмиттером (ОЭ) (рис. 9.56, *а*), с общим истоком (ОИ) (рис. 9.56, *б*), с общим катодом (ОК) (рис. 9.56, *в*); с общим управляющим электродом (схемы с общей базой (ОБ) (рис. 9.57, *а*), с общим затвором (ОЗ) (рис. 9.57, *б*), с общей сеткой (рис. 9.57, *в*); с общим управляющим электродом (схемы с общим коллектором (ОК) (рис. 9.58, *а*), с общим стоком (ОС) (рис. 9.58, *б*), с общим анодом (ОА) (рис. 9.58, *в*).

Такое включение схем является упрощенным для рассмотрения принципа построения усилителя как четырехполюсника, однако в реальных схемах усилителей для обеспечения заданных параметров



Рис. 9.56. Схемы включения усилительных элементов по переменному току: *а* — с общим эмиттером; *б* — с общим истоком; *в* — с общим катодом



Рис. 9.57. Схемы включения усилительных элементов по переменному току: *а* — с общей базой; *б* — с общим затвором; *в* — с общей сеткой



Рис. 9.58. Схемы включения усилительных элементов по переменному току: *а* — с коллектором; *б* — с общим стоком; *в* — с общим анодом

усиления необходимо устанавливать статический режим работы. Для этого необходимо совмещение схем статического режима и как четырехполюсника по переменному току. В результате этого получится схема включения усилительного элемента в динамическом режиме.

В данных схемах необходимо рассмотреть варианты включения источника питания (смещения) с источником входного сигнала и нагрузки с усилительным элементом. Как известно из законов электротехники, электрические источники могут включаться последовательно и параллельно, встречно и согласованно, а нагрузка может быть включена с усилительным элементом последовательно или параллельно. На рис. 9.59, *а*, представлена схема с последовательным включением источника сигнала и источника смещения во входной цепи и нагрузки с усилительным элементом в выходной цепи. В качестве элемента смещения в эмиттерной цепи служит резистор R2, с которым последовательно включен источник сигнала ($U_{ИС}$) $U_{вх}$, действующий встречно или согласованно. При согла-



Рис. 9.59. Схемы усилителей: *а* — с последовательным включением источника сигнала во входной цепи и нагрузки в выходной цепи; *б* — с параллельным включением источника сигнала во входной цепи и нагрузки в выходной цепи

сованном действии двух источников суммарное напряжение прямого смещения увеличивается, а при встречном — уменьшается. Нагрузка (в данном примере R3) включена последовательно с усилительным элементом — транзистором (VT).

На рис. 9.59, *б*, представлена схема с параллельным включением источника сигнала и источника смещения во входной цепи и нагрузкой и усилительного элемента (транзистора) в выходной цепи.

Отличительная особенность двух схем состоит в том, что при последовательном включении нагрузки с усилительным элементом ток через нагрузку равен коллекторному току транзистора, а при параллельном их включении он увеличивается при уменьшении коллекторного тока, и наоборот.

Во входной цепи при последовательном включении источника сигнала алгебраически суммируются напряжения, а при параллельном — токи.

Аналогичные схемные решения существуют и для полевых транзисторов, электронных ламп при различных включениях усилительного элемента.

Рассмотрим основные свойства каскадов усиления при различных схемах включения усилительных элементов с точки зрения следующих характеристик усилительных каскадов: фаза выходного сигнала по отношению к входному, коэффициенты усиления, входное и выходное сопротивления, частотные свойства каскадов.



Рис. 9.60. Каскад усилителя по схеме с общим эмиттером

Каскад с общим эмиттером. Схема усилительного каскада с ОЭ и с одним источником питания приведена на рис. 9.60. Назначение резисторов R1 (базовый) и R2 (коллекторный) — задать токи начального режима (токи покоя) $I_{К0}$ в цепи коллектора и $I_{Б0}$ в цепи базы. На резисторе $R_К$ выделяется также усиленное переменное напряжение. Значения токов $I_{Б0}$ и $I_{К0}$ рассчитываются в зависимости от способов подачи смещения и ОС в схеме.

Анализ работы схемы проводим по входным и выходным статическим и динамическим характеристикам транзистора (рис. 9.61). Усилитель работает следующим образом. При подаче входного напряжения, например положительного полупериода, когда потенциал эмиттера относительно базы становится более отрицательным, токи транзистора увеличиваются (растет ток эмиттера $I_Э$ и коллектора $I_К$). В результате увеличивается падение напряжения на $R_К$, поэтому напряжение $U_{КЭ}$ уменьшается $U_{КЭ} = U_К - I_К R_К$ и потенциал коллектора, относительно общей шины становится менее положительным (т.е. более отрицательным). Следовательно, полярность выходного напряжения ($U_{КЭ}$) противоположна по отношению к входному напряжению, и в схеме существует фазовый сдвиг между входным и выходным напряжениями на 180° ($U_{вх}$ и $U_{вых}$). Таким образом, каскад с ОЭ является инвертирующим. На выходных характеристиках (рис. 9.61, *а*) точка покоя «0» (начальный режим) выбрана внутри рабочей области характеристик, ограниченной гиперболой *PQ* допустимой мощности, рассеиваемой транзистором, максимально допустимым током $I_{К\ max}$ и напряжением транзистора $U_{КЭ\ max}$. Усилительный элемент в схеме работает в режиме класса А, что обеспечивает минимальные нелинейные искажения, но КПД каскада невелик. Это вызвано тем, что ток покоя $I_{К0}$, потребляемый усилителем от источника питания, всегда больше амплитуды переменной составляющей $I_К$, определяющей полезную мощность. Коэффициент усиления каскада по напряжению равен $K_U = -h_{21Э}R_К/h_{11Э}$, а коэффициент усиления по току составляет $K_I \approx h_{21}$.



Рис. 9.61. Вольт-амперные характеристики транзистора для анализа работы каскада усилителя по схеме с ОЭ: *а* — выходные; *б* — входные

Каскад с ОЭ позволяет получить максимальный коэффициент усиления по мощности, так как коэффициент усиления по напряжению и току больше единицы. Входные и выходные сопротивления каскада в общем случае зависят от сопротивления источника сигнала и нагрузки. На низкой частоте входного сигнала входное сопротивление транзистора можно считать равным $h_{11Э}$, тогда в зависимости от способа смещения и включения источника сигнала $R_{вх}$ может составлять 300—2000 Ом для маломощных транзисторов и около десятков ом для мощных. Выходное сопротивление определяется величиной $R_{вых} = 1/h_{11Э}$. Для маломощных транзисторов $R_{вых}$ составляет несколько десятков-сотен килоом. Частотные свойства каскада определяются частотными свойствами транзистора, а также сопротивлениями источника сигнала и нагрузки. Нелинейные искажения зависят от сопротивлений источника сигнала, нагрузки и амплитуды входного сигнала. Поэтому в схеме с ОЭ возникает большие частотные и нелинейные искажения. Наименьшие нелинейные искажения получаются при $R_{ИС} = R_{вх}$.

Каскад с общей базой. В этом каскаде (рис. 9.62) входное напряжение приложено к электродам эмиттер—база, а выходное напряжение снимается между электродами коллектор—база. Рассмотрим ра-



Рис. 9.62. Каскад усилителя по схеме с общей базой и неинвертирующим выходом

боту схемы, приведенной на рис. 9.62. Резисторы $R_К$ и $R_Э$ совместно с делителями напряжения R1 и R2 задают токи начального режима $I_{К0}$ и $I_{Э0}$, расчет которых зависит от способа подачи смещения и ОС в схеме. При подаче переменного входного напряжения (~$U_{вх}$), которое увеличивает прямое смещение на эмиттерном переходе, т.е. мгновенный «плюс» на базу, а «минус» на эмиттер, входной сигнал совпадает по фазе с сигналом смещения. В этом случае увеличиваются ток коллектора и падение напряжения на нагрузочном сопротивлении, потенциал на коллекторе становится более отрицательным, и по знаку совпадает с потенциалом на эмиттере. Таким образом, выходное напряжение совпадает по фазе с входным напряжением. Это означает, что каскад по схеме с ОБ не инвертирует входной сигнал, т.е. фазовый сдвиг равен нулю.

Каскад по схеме с ОБ можно рассматривать как каскад с ОЭ, охваченный 100%-ной отрицательной параллельной обратной связью по току (рис. 9.63). Это видно из того, что входная и выходная цепи связаны между собой через базовый вывод. Поэтому такой каскад обладает малыми входным и выходным сопротивлениями (несколько десятков ом). Свойства параллельной обратной связи проявляются наиболее полно при увеличении сопротивления источника сигнала $R_{ИС}$. Нелинейные искажения каскада с ОБ уменьшаются с увеличением $R_{ИС}$, так как при этом возрастает ООС через нагрузку $R_н$. Схема имеет малый коэффициент усиления по току $K_I < 1$ и большой коэффициент усиления по напряжению $K_U \gg R1$.



Рис. 9.63. Каскад усилителя по схеме с общей базой и инвертирующим выходом

Каскад с общим коллектором. В этом каскаде входное напряжение приложено между базой и коллектором, а выходное

напряжение снимается между эмиттером и коллектором (рис. 9.64). Таким образом, в схеме коллектор является общим для входной и выходной цепей по переменной составляющей входного сигнала. Каскад с общим коллектором (ОК) можно рассматривать как каскад с ОЭ, охваченный 100%-ной последовательной ООС по напряжению, так как все выходное напряжение $U_{вых}$ является напряжением ОС. При подаче на вход сигнала, действующего на эмиттерный переход, например согласованно с напряжением смещения, происходит увеличение эмиттерного тока и падение напряжения на сопротивлении нагрузки. Следовательно, фаза выходного напряжения совпадает с фазой входного сигнала, поэтому каскад с ОК не инвертирует входной сигнал.



Рис. 9.64. Каскад усилителя по схеме с общим коллектором

Входное сопротивление каскада ($R_{вх}$) зависит от сопротивления элементов смещения, сопротивления входной цепи транзистора и сопротивления нагрузки ($R_н$). Входное сопротивление необходимо повышать для того, чтобы не шунтировался входной сигнал. Для увеличения входного сопротивления резистор R2 (рис. 9.64) в схему часто не вводят, что создает смещение фиксированным током базы. Входное сопротивление увеличивается также при повышении частоты напряжения входного сигнала. Это объясняется инерционностью процессов в цепи эмиттерного перехода, т.е. невозможностью быстрого разрушения потенциального барьера при кратковременном воздействии. Таким образом, входное сопротивление тем больше, чем выше частота входного сигнала. Из этого можно сделать вывод, что в усилителях постоянного тока входное сопротивление необходимо устанавливать достаточно большим, а в усилителях переменного тока несколько меньше, чем в усилителях постоянного тока.

Выходное сопротивление ($R_{вых}$) каскада зависит от сопротивления источника сигнала ($R_{ИС}$) и может быть очень маленьким, если $R_{ИС} \to 0$, то и $R_{вых} \to 0$, и составляет около 0,2—2 Ом. Это объясняется тем, что источник сигнала включен параллельно эмиттерному переходу, имеющему малое сопротивление. Данное свойство

используется в тех случаях, когда выходную цепь усилителя необходимо согласовать с низкоомным сопротивлением нагрузки.

Малое выходное и большое входное сопротивления каскада с ОК достигаются благодаря 100%-ной последовательной ООС.

Коэффициент усиления по напряжению приблизительно равен единице ($K_U \approx 1$), так как входное и выходное напряжения являются напряжениями одного и того же перехода — эмиттерного. Коэффициент усиления по току достаточно большой, так как выходной эмиттерный ток больше входного базового тока ($K_I = I_Э/I_Б$). За счет большого усиления по току происходит усиление мощности.

Частотные свойства каскада определяются сопротивлением нагрузки, источником сигнала и частотными свойствами транзистора.

Нелинейные искажения уменьшаются с увеличением сопротивления нагрузки и уменьшением сопротивления источника сигнала.

Каскад с общим истоком. Схема каскада на полевом транзисторе с управляющим *p-n*-переходом и каналом *n*-типа приведена на рис. 9.65. Входным электродом является затвор, а выходным — сток. При входном сигнале, когда на затворе положительный потенциал, потенциальный барьер между затвором и каналом уменьшается и возрастает ток стока, увеличивая падение напряжения на сопротивлении нагрузки R_C.

В результате этого на выходе повышается отрицательный потенциал. Таким образом, фаза (полярность) выходного напряжения сигнала противоположна фазе входного напряжения. Следовательно, каскад с ОИ инвертирует входной сигнал, т.е. имеет фазовый сдвиг.



Рис. 9.65. Каскад усилителя по схеме с общим истоком

Входное сопротивление каскада определяется дифференциальным сопротивлением потенциального барьера между затвором и истоком и может быть достаточно большим. В результате полное общее сопротивление каскада в основном определяется сопротивлением резистора $R_З$, которое составляет порядка нескольких мегаом.

Выходное сопротивление каскада имеет большое значение за счет введения в цепь стока резистора R_C как элемента конструктивной нагрузки.

Коэффициент усиления усилителя по напряжению зависит от сопротивления R_C и крутизны S и равен $K_U = -SR_C$, где «минус» указывает на инверсию выходного сигнала. Коэффициент усиления по напряжению K_U достигает больших значений.

Благодаря большому входному сопротивлению в схеме возникают небольшие нелинейные искажения.

Каскад с общим затвором. Каскад с общим затвором, как и каскад с общей базой, можно рассматривать как каскад с 100%-ной параллельной обратной связью по току (рис. 9.66). Входным электродом в схеме с ОЗ является исток, а выходным — сток.

При входном сигнале, когда на затворе отрицательный потенциал, ток стока уменьшается, поэтому падение напряжения на $R_C = R_н$ уменьшается и потенциал стока становится более положительным, т.е. потенциал стока (выхода) совпадает с потенциалом истока (входа). Следовательно, каскад с ОЗ не инвертирует входной сигнал. Каскад с ОЗ имеет такой же коэффициент усиления по напряжению, как и каскад с ОИ $K_U = U_{СЗ}/U_{ИЗ} \approx SR_н$, где $R_н = R_C$. Из-за малого тока затвора $I_И \approx I_C$ коэффициент усиления по току равен $K_I = I_C/I_C \approx 1$.



Рис. 9.66. Каскад усилителя по схеме с общим затвором

Входное сопротивление каскада минимально, так как слабо зависит от сопротивления потенциального барьера между истоком и затвором, а определяется внутренним сопротивлением канала R_i и нагрузкой в цепи истока ($R_И$) $R_{вх} = \dfrac{R_i + R_И}{1 + SR_i}$.

Выходное сопротивление за счет 100%-ной обратной связи по току велико (максимально) и составляет $R_{вых} = \dfrac{R_i R_C}{R_i + R_C}$.

Нелинейные искажения с увеличением $R_{ИС}$ уменьшаются, так как глубина отрицательной обратной связи возрастает (так же, как в каскаде с общей базой).

Схему с ОЗ используют для преобразования низкого входного сопротивления в высокое выходное и применяют как согласу-

ющее устройство (промежуточный каскад) между каскадом с низким выходным сопротивлением и каскадом с высоким входным сопротивлением.

Каскад с общим стоком. Каскад с общим стоком (рис. 9.67, *а*) является аналогом каскада с общим коллектором. При входном сигнале, когда на затворе положительный потенциал, ток истока растет и увеличивается падение напряжения на резисторе истока $R_И$. Следовательно, увеличивается положительный потенциал на выходе, что указывает на отсутствие инверсии входного сигнала.

Входное сопротивление каскада с ОС определяется резистором $R_З$ и коэффициентом усиления транзистора $R_{вх} = R_З/(1 - K_U)$. Чем ближе к единице коэффициент усиления, тем меньше влияние сопротивления RЗ на входное сопротивление, т.е. $R_{вх}$ в этом случае зависит от коэффициента усиления K_U. Входное сопротивление усилительного каскада можно увеличивать, если резистор $R_З$ соединить непосредственно с истоком, как показано на рис. 9.67, *б*.



Рис. 9.67. Каскад усилителя по схеме с общим стоком: *а* — с 100%-ной обратной связью; *б* — с большим входным сопротивлением

Выходное сопротивление каскада достаточно мало и определяется по формуле $R_{вых} = R_И(1 - K_U)$, а если $R_И$ имеет большие значения, то выходное сопротивление можно определить по приближенной по формуле $R_{вых} \approx 1/S$.

Уменьшение выходного сопротивления обусловлено тем, что резистор $R_С$ является элементом обратной связи по напряжению и в данной схеме с ОС эта связь составляет 100 %.

Коэффициент усиления по напряжению K_U меньше единицы, так как определяется только током истока и резистором $R_Э$ и равен $K_U = \dfrac{SR_Э}{1+SR_Э}$, где $S = \Delta I_С/\Delta U_{ЗИ}$.

Параметры каскада с ОС стабильны при изменении частоты входного сигнала, что указывает на хорошие частотные свойства усилителей.

Усилительные каскады с ОС используются для работы с большим входным сигналом с целью уменьшения выходного сопротивления.

Все рассуждения для схем включения полевых транзисторов с управляющим *p-n*-переходом справедливы и для соответствующих усилительных каскадов на МОП-транзисторах.

Анализ усилительных каскадов на электронных лампах аналогичен анализу каскадов на полевых транзисторах.

9.5.6. Составные транзисторы

Стремление улучшить параметры транзисторов, используемых в качестве усилительных элементов, привело к созданию так называемых составных транзисторов — соединений, состоящих из двух и более одиночных транзисторов. Особенно широкое распространение составные транзисторы получили на ранних этапах развития транзисторной техники, когда параметры одиночных транзисторов часто не могли удовлетворить требованиям, предъявляемым к ним при разработке усилительных схем. В настоящее время составные транзисторы применяются реже; это связано, во-первых, со значительным улучшением параметров одиночных транзисторов и, во-вторых, с возрастанием требований к надежности усилительных устройств, которая оказывается тем выше, чем меньше элементов в них содержится. Однако, несмотря на то что составные транзисторы менее надежны, чем одиночные, в некоторых случаях их рекомендуется применять, например, если для данной схемы трудно подобрать транзисторы из числа выпускаемых, а разрабатывать для этой схемы новые типы нерентабельно.

В процессе разработки электронных схем возникают проблемы с подбором транзисторов с требуемыми параметрами (например, коэффициент усиления, входное сопротивление). Особенно это усложняется при необходимости установки в схеме мощных транзисторов, требующих повышенного напряжения источника питания и выделяющих при работе тепловую энергию за счет нагрева.

В результате увеличения напряжения питания и нагрева, оказывающего тепловое воздействие на другие полупроводниковые эле-

менты, возникает процесс генерации и увеличивается ток, снижается КПД и усложняются устройства.

Для устранения названых особенностей построения электронных схем было разработано схемотехническое решение — составной транзистор. Он представляет собой комбинацию из двух и более транзисторов, каскадно соединенных таким образом, что число внешних выводов комбинированной схемы равно числу выводов одиночного транзистора. Транзисторы между собой соединены непосредственно двумя электродами, когда выходной электрод одного транзистора соединен с входным электродом другого. Составной транзистор можно рассматривать как транзистор, обладающий соответствующими электрическими параметрами. В качестве одиночных транзисторов для схем составных транзисторов применение нашли биполярные транзисторы структуры *p-n-p* или *n-p-n*.

Существует много способов соединения одиночных транзисторов в составной транзистор. Это объясняется тем, что основными элементами, обеспечивающими токопрохождение в биполярном транзисторе, являются эмиттерный и коллекторный переходы, которые обладают дифференциальным сопротивлением ($r_{\text{Э диф}}$ и $r_{\text{К диф}}$). В схемах соединения отдельных транзисторов в составной транзистор возможны различные соединения эмиттерных и коллекторных переходов между собой. В электронной технике наибольшее распространение получили схемы составных транзисторов на двух транзисторах: схема или пара Дарлингтона, собранная на транзисторах одной структуры *p-n-p* или *n-p-n*; комплементарная пара на транзисторах разной структуры *p-n-p* и *n-p-n* и каскóдная схема, как вариант составного транзистора на одиночных транзисторах одинаковой структуры. Составные транзисторы могут быть использованы при любом способе включения — с общим эмиттером, с общей базой и общим коллектором.

Схема Дарлингтона (рис. 9.68) построена на двух транзисторах *n-p-n*-структуры, в которой эмиттер одного транзистора соединен с базой другого, а коллекторы объединены между собой. В результате такого соединения получается как бы один транзистор, составленный из двух, с тремя внешними выводами — базой, эмиттером и коллектором. Этот транзистор, как и обычный транзис-

тор, можно включать по схеме с ОБ, ОЭ и ОК. Наиболее эффективно включение составного транзистора по схемам с ОЭ и ОК, в схеме с ОБ он имеет малое усиление и этим отличается от одиночного транзистора, так как $h_{21Б} < 1$. В схеме ток $I_{Э1}$ эмиттера транзистора VT1 является током базы $I_{Б2}$ VT2, а коллекторный ток — суммой коллекторных токов отдельных транзисторов $I_К = I_{К1} + I_{К2}$. Коэффициент усиления по току составного транзистора $h_{21Э} = I_К/I_Б$, где $I_Б = I_{Б1}$. Учитывая все токи, можно вывести коэффициент усиления по току составного транзистора в схеме с ОЭ, который равен произведению коэффициентов усиления по току отдельных транзисторов $h_{21Э\ сост} = h_{21Э1}h_{21Э2}$.



Рис. 9.68. Схема Дарлингтона (составной транзистор)

Транзисторы VT1 и VT2 в схеме Дарлингтона работают в разных режимах, так как ток $I_{Э2}$ значительно превышает ток $I_{Э1}$ ($I_{Э2} > I_{Э1}$), который равен току базы VT2 ($I_{Э1} = I_{Б2}$), тогда как $I_{Б2}$ значительно меньше эмиттерного тока $I_{Э2}$ ($I_{Б2} << I_{Э2}$). Для выравнивания эмиттерных токов $I_{Э1}$ и $I_{Э2}$ и создания одинаковых режимов работы VT1 и VT2 параллельно эмиттерному переходу транзистора VT2 включают резистор (R).

Входное сопротивление схемы составного транзистора (рис. 9.68) определяется сопротивлением последовательно включенных двух эмиттерных переходов транзисторов VT1 и VT2. Оно больше входного сопротивления одиночного транзистора. Это свойство очень важно, когда необходимо обеспечить достаточное входное сопротивление схемы с целью защиты источника сигнала от короткого замыкания через входную цепь усилителя. (*В схеме усилителя в качестве входной цепи находится эмиттерный переход усилительного элемента*).

Выходное сопротивление составного транзистора существенно уменьшается за счет последовательного включения эмиттерного и коллекторного переходов VT1 в параллель с коллекторным переходом VT2. Снижение выходного сопротивления составного тран-

зистора позволяет включать на выходе схемы низкоомную нагрузку, так как включение в параллельной цепи двух низкоомных цепей не снижает резко общее сопротивление схемы и обеспечивает постоянство режима работы усилительных элементов.

Составной транзистор — комплементарная пара, составленный на разноструктурных транзисторах *p-n-p* и *n-p-n*, называют композитивным транзистором. Составной транзистор в этом случае соответствует эквивалентной структуре одного транзистора. Схема композитивного транзистора на рис. 9.69, *а*, как видно из направлений результирующих токов, относится к структуре *p-n-p*, так как направления результирующих токов $I_Б$, $I_К$ и $I_Э$ соответствуют направлениям токов в одиночном транзисторе VT1 ($I_{Б1}$, $I_{К1}$ и $I_{Э1}$) структуры *p-n-p*. Составной транзистор на рис. 9.69, *б*, относится к композитивным транзисторам структуры *n-p-n*, так как направления результирующих токов $I_Б$, $I_К$ и $I_Э$ соответствуют направлениям токов в одиночном транзисторе VT1 ($I_{Б1}$, $I_{К1}$ и $I_{Э1}$) структуры *n-p-n*.

Эти две схемы (рис. 9.69, *а* и *б*) различаются быстродействием, так как составной композитивный транзистор структуры *n-p-n* является более быстродействующим из-за основных носителей — электронов.



Рис. 9.69. Схемы комплементарных составных транзисторов: *а* — *p-n-p* структуры; *б* — *n-p-n* структуры

В схеме на рис. 9.69, *а*, устанавливается резистор R для увеличения тока коллектора $I_{К2}$, а в схеме на рис. 9.69, *б*, для увеличения тока эмиттера $I_{Э2}$, устанавливается одинаковый режим работы одиночных транзисторов в составной схеме.

Схемы включения одиночных транзисторов в составном транзисторе при любом схемном решении составного транзистора в различных электронных схемах отличаются друг от друга. Так в схеме на рис. 9.69, *а*, при включении нагрузки в эмиттерную цепь составного транзистора, т.е. по схеме с ОК, одиночный транзистор VT1 оказывается включенным по схеме с ОК, а транзистор VT2 по схеме с ОЭ. То же самое можно проследить и при включении составного транзистора данного типа по схеме с ОЭ и в схеме на рис. 9.69, *б*.

Несмотря на то что одиночные транзисторы в схеме составного при различных схемах включения имеют разные коэффициенты усиления по току и напряжению, общий коэффициент усиления по току также определяется произведением коэффициентов усиления одиночных транзисторов.

Комплементарные схемы составных транзисторов мало чем отличаются от схемы Дарлингтона и применяются, когда не удается подобрать транзистор требуемой мощности и определенной электропроводности, а имеются подходящие транзисторы с электропроводностью другого тока. Составные транзисторы по схеме Дарлингтона и композитивные могут быть использованы в составе одного каскада электронной схемы.

Каскóдная схема представляет собой вариант составного транзистора. По цепи питания одиночные транзисторы в схеме могут быть соединены последовательно (рис. 9.70, *а*) и параллельно (рис. 9.70, *б*). В каскóдных схемах входной транзистор VT1 включен по схеме с ОЭ, а выходной VT2 — по схеме с ОБ. Каскóдная схема эквивалентна одиночному транзистору, включенному по схеме с ОЭ. Ее параметры близки к параметрам первого транзистора VT1. Для задания необходимого режима работы транзистора необходимо устанавливать элементы смещения отдельно для каждого транзистора фиксированным напряжением делителя. В схеме на рис. 9.70, *а*, база VT2 соединяется с эмиттером VT1, а в схеме на рис. 9.70, *б*, коллектор VT1 соединяется с эмиттером VT2. По переменному току связь осуществляется через разделительный конденсатор $C_р$. Такое соединение снимает обратную связь по напряжению между выходом и входом.



Рис. 9.70. Каско́дные схемы составных транзисторов: *а* — последовательная; *б* — параллельная; *в* — эмиттерного повторителя

Одновременно с этим хорошая развязка выхода и входа в схеме составного транзистора объясняется тем, что на выходе нагрузкой транзистора VT1 является малое входное сопротивление эмиттерного перехода транзистора VT2, включенного по схеме с ОБ. Практически транзистор VT1 через VT2 работает в режиме короткого замыкания коллекторной цепи. При этом VT1 работает в режиме усилителя тока при малом усилении напряжения, поэтому напряжение ОС, поступающее с его выхода на вход, мало. Транзистор VT2, включенный по схеме с ОБ, дает усиление сигнала по напряжению. В результате каско́дная схема работает с большим коэффициентом устойчивого усиления мощности. Входное сопротивление определяется свойствами первого каскада (транзистора VT1) $h'_{11} = h'_{11Э}$ и не зависит от сопротивления нагрузки. Таким образом, такая каско́дная схема не дает выигрыша в коэффициенте усиления и входном сопротивлении по сравнению с обычной схе-

мой без составного транзистора. Выходное сопротивление каскóдной схемы определяется выходным сопротивлением коллекторного перехода VT2 и достаточно велико.

Для увеличения входного сопротивления применяют каскóдную схему ОК—ОЭ (рис. 9.70, *в*). Эту схему рассматривают как эмиттерный повторитель на VT2, нагруженный сопротивлением коллектор—эмиттер r_{K1} транзистора VT1. Транзистор VT1 включен по схеме с ОЭ, а VT2 — по схеме с ОК. Режимы работы транзисторов задаются смещением на делителе напряжения с резисторами R2 и R3 способом фиксированного напряжения делителя для транзистора VT1, и резистором R1 для транзистора VT2 способом фиксированного тока базы. При одинаковых VT1 и VT2 входное сопротивление равно $R_{вх} = r_K/2$ и очень велико. Однако это справедливо при большом сопротивлении внешней нагрузки, т.е. когда $R_н \to \infty$. Каскóдные схемы имеют малые нелинейные искажения и низкий уровень шумов.



Рис. 9.71. Каскóдная схема составного транзистора с входным МДП-транзистором

Комбинированные каскóдные схемы на биполярных транзисторах находят широкое применение в различных схемах. Существуют также каскóдные схемы на униполярных транзисторах, которые зарекомендовали себя как удачное сочетание высокого входного сопротивления полевого транзистора с большим устойчивым коэффициентом усиления. На рис. 9.71 приведена каскóдная схема, где в качестве входного транзистора использован МДП-транзистор, включенный по схеме с общим истоком, входное сопротивление которого очень велико. Каскóдные схемы составляют основу ряда интегральных схем.

9.6. Виды усилительных каскадов

Усилительные каскады по конструкции могут быть однотактными и двухтактными, однокаскадными и многокаскадными, симметричными и несимметричными.

Усилительные каскады, содержащие один или несколько параллельно включенных усилительных элементов, на входы которых подают одно входное напряжение и с выхода которых снимают одно выходное напряжение усилительного сигнала, называют однотактными. Они используются для получения в нагрузке сравнительно небольшой мощности.

9.6.1. Однотактные каскады усиления

Однотактные каскады являются наиболее распространенной схемой, в которой один зажим входной и один зажим выходной цепей объединены общим проводом и соединены с общей шиной источника питания — корпусом, потенциал которого относительно земли принимают равным нулю. При таком включении входная и выходная цепи однотактного усилителя несимметричны относительно общего провода. В однотактных каскадах на вход подается одно входное напряжение и с выхода снимается одно выходное напряжение.

Особенностью однотактного каскада является то, что усилительный элемент всегда работает в режиме класса *A* (в активном), а схемы усилительного элемента чаще используются с общим эмиттером, общим истоком и общим катодом.

Однотактные каскады просты и поэтому являются основным каскадом для построения усилителей с любыми видами межкаскадных связей. Они используются для предварительного усиления, а также как выходные усилители с наибольшей выходной мощностью и большим КПД. Неискаженная мощность, которую должны отдавать подобные каскады, ограничена долями ватта и КПД меньше 0,5. На рис. 9.72 приведена одна из схем однотактного каскада с непосредственной связью. Аналогично могут быть построены схемы с другими видами связи с источником сигнала, нагрузкой и элементами обратной связи.



Рис. 9.72. Однотактный каскад усилителя с непосредственной связью

Применение режима класса *AB* или *B* в однотактных каскадах приведет к недопустимо большим нелинейным искажениям из-за увеличения угла отсечки.

В связи с указанными недостатками в мощных каскадах применяют двухтактные схемы, работающие в режимах классов *B* или *AB*, однако возможно и применение режима класса *A*.

9.6.2. Двухтактные каскады усиления

Двухтактные каскады обычно являются симметричными и содержат два одинаковых однотактных усилительных каскада, объединенных общим проводом — нулевым проводом источника питания. Однотактные каскады работают в противофазе на общую нагрузку.

Двухтактные каскады позволяют получить в нагрузке мощность, по крайней мере вдвое больше мощности однотактного каскада, который выполнен на таком же усилительном элементе.

Построение схемы двухтактного каскада можно рассматривать как результат последовательного или параллельного соединения входов и выходов соответственно двух однотактных каскадов, образующих два плеча схемы с общей нагрузкой. На вход каждого плеча двухтактной схемы подаются два одинаковых напряжения в противофазе. Пример построения схемы двухтактного усилителя показан на рис. 9.73.



Рис. 9.73. Схема двухтактного каскада усилителя с трансформаторной связью: *а* — полная схема; *б* — эквивалент полной схемы при открытом транзисторе VT1; *в* — эквивалент полной схемы при открытом транзисторе VT2

В схеме на рис. 9.73, *а*, вторичная обмотка входного трансформатора TV1 — двухсекционная с последовательнм соединением секций и каждая секция выполняет функции вторичных обмоток ($w_{1\text{-}1}$ и $w_{1\text{-}2}$) входного трансформатора TV1 в схемах на рис. 9.73, *б* и *в*. Аналогичное назначение имеют и первичные обмотки двухсекционного (секции $w_{2\text{-}1}$ и $w_{2\text{-}2}$) выходного трансформатора TV2, выполняющие функции первичных обмоток трансформатора TV2 (рис. 9.73, *б* и *в*).

Если усилительные элементы двухтактной схемы работают в режиме класса *B*, то в отсутствие входного сигнала, т.е. в режиме покоя, через усилительные элементы тока практически нет (режим отсечки), и ток в нагрузке отсутствует. При подаче на вход двухтактной схемы напряжения входного сигнала усилительный элемент одного плеча откроется, а усилительный элемент второго плеча закроется, так как на него будет подано равное по величине, но противофазное напряжение, создающее обратное смещение на эмиттерном переходе. Если рассмотреть этот процесс с точки зрения работы усилителя переменного тока, то он будет состоять из двух тактов.

Как известно, переменное напряжение состоит из двух полупериодов, отличающихся друг от друга направлением действия ЭДС. В связи с этим каждый полупериод переменного напряжения создает разное энергетическое воздействие на плечи двухтактного усилителя, что и определяет последовательность их режимов работы, т.е. такты.

Рассмотрим работу двухтактного усилителя в положительном полупериоде — на первом такте.

Такт 1. Предположим, что наведенная ЭДС во вторичных полуобмотках трансформатора TV1 действует так, как показано на рис. 9.73, *а*. На каждое плечо схемы на входе (эмиттерные переходы) подаются равные, по противофазные (сдвинуты на 180°) напряжения $U_{\text{вх}1}$ и $U_{\text{вх}2}$. Наведенная ЭДС e_1 действует как напряжение прямого смещения на транзистор первого плеча VT1. В результате во входной цепи протекает базовый ток $I_{\text{Б}1}$. При этом транзистор VT1 открывается и его коллекторный ток $I_{\text{К}1}$, протекающий по первичной обмотке выходного трансформатора TV2, наводит в ней ЭДС во вторичной обмотке ($w_{\text{н}}$), которая передается в нагрузку. Таким образом, в нагрузке появится выходной ток из первого плеча.

Такт 2. Через половину периода входное переменное напряжение поменяет фазу на 180°, откроется усилительный элемент вто-

рого плеча, и в нагрузке появится напряжение от работы второго плеча, но уже противоположного направления. Таким образом, если входное напряжение синусоидальное, то первый такт сопровождается усилением одного полупериода напряжения с участием одного плеча (например, с транзистором VT1), а второй такт — усилением другого полупериода с участием другого плеча (например, с транзистором VT2).

Несмотря на то что в режиме класса *B* каждое плечо работает с углом отсечки 90°, в нагрузке будет протекать непрерывный ток синусоидальной формы. Это главная особенность и преимущество двухтактной схемы (работая в экономичных режимах классов *B* или *AB* с высоким КПД, схема позволяет получить такие же уровни нелинейных искажений, как в режиме класса *A*). Ослабление нелинейных искажений можно получить, смещая точки покоя однотактных каскадов в режим классов *AB* или *A*. Однако применение режима класса *A* в такой схеме приводит к снижению КПД за счет увеличения потребляемой мощности от источника питания. Это связано с тем, что в режиме класса *A* ток покоя в коллекторном переходе выше по сравнению с током в режимах классов *AB* и *B*.

Двухтактные схемы применяются как усилители переменного и постоянного тока, что определяется видами межкаскадных связей. В усилителях переменного тока применяются трансформаторная и бестрансформаторная связь, в которой элементом связи служит конденсатор (емкостная связь). Двухтактные каскады усиления выполняются и по схеме, исключающей трансформаторы, для уменьшения массо-габаритов и стоимости усилителей, а также для возможности их микросхемного решения. Исключение трансформаторов позволяет устранить вносимые трансформатором фазовые, частотные и нелинейные искажения.

В усилителях постоянного тока применяется бестрансформаторная связь, в которой элементом связи служит резистор (резистивная связь) или проводник (непосредственная связь).

В бестрансформаторных каскадах схемы питаются от одного или двух источников напряжения, плечи каскадов строятся на транзисторах одной структуры или комплементарных структур (разных структур), а также применяются составные транзисторы. Схемы включения усилительных элементов в плечах каскадов могут быть одинаковыми или различными. Двухтактные усилительные каска-

ды, построенные на комплементарных структурах или с различными схемными включениями УЭ в плечах, относятся к несимметричным каскадам усиления.

В каскадах с трансформаторной связью усилительные элементы чаще всего включаются по схемам: биполярные транзисторы — ОЭ и ОБ, униполярные транзисторы — ОИ и ОЗ, электронные лампы — ОС и ОК; с бестрансформаторной связью по схемах: биполярные транзисторы — ОЭ и ОК, униполярные транзисторы — ОИ и ОС, электронные лампы — ОК и ОА.

В зависимости от способа включения источников сигналов различают три типа двухтактных каскадов.

Каскады с параллельным управлением двухфазным напряжением от одного или от двух источников сигнала, объединенных общей шиной. В таких каскадах двухфазное напряжение от одного источника сигнала ($U_{ИС}$) — это два одинаковых по амплитуде напряжения, имеющих общую шину и фазовый сдвиг. Двухфазное напряжение можно получить от трансформаторов, имеющих секционированную обмотку со средней точкой или от фазоинверсных каскадов, которые рассмотрены далее (рис. 9.74).



Рис. 9.74. Схемы получения двухфазного напряжения: *а* — от одного источника сигнала (трансформатора); *б*, *в* — от двух источников сигнала постоянного тока (*б* — с синфазным, *в* — с парафазным включением источников)

Два напряжения, сдвинутые по фазе на 180° (противофазные), называются парафазными. Таким образом, двухфазное напряжение — парафазное. Напряжения двух источников сигналов, также сдвинутых по фазе на 180°, являются противофазными, т.е. парафазными, а при равенстве амплитуд — дифференциальными. При отсутствии фазового сдвига между напряжениями их называют синфазными.

Каскады с параллельным управлением однофазным входным напряжением источника сигнала. В таких каскадах источник однофазного вход-



Рис. 9.75. Схема включения источника однофазного сигнала на вход двухтактного каскада усилителя: *а* — между входами плеч обоих каскадов; *б* — на вход одного плеча каскада

ного сигнала ($U_{ИС}$) включается на вход одного каскада (рис. 9.75, *а*) или между входами обоих плеч каскада (рис. 9.75, *б*). Управление однофазным напряжением всегда создает парафазные сигналы на плечах двухтактного каскада.

Каскады с последовательным управлением однофазным входным напряжением. В этих каскадах напряжение от источника сигнала подается на вход одного (ведущего) плеча, с выхода которого сигнал подается на вход второго (ведомого) плеча.

Рассмотрим различные варианты схем двухтактных усилителей.

9.7. Схемотехника двухтактных усилительных каскадов

9.7.1. Бестрансформаторные каскады с параллельным управлением двухфазным напряжением

Бестрансформаторная симметричная двухтактная схема усилителя переменного тока с емкостной связью и электропитанием схемы от одного источника питания с транзисторами одного типа (*p-n-p*), включенными по схеме с ОЭ в режиме класса *А* с общей эмиттерной стабилизацией ($R_Э$), представлена на рис. 9.76, *а*. Резистор $R_Э$ является эмиттерной нагрузкой каждого плеча схемы. Усилительные элементы (транзисторы) включены относительно источника питания последовательно по постоянному току, а по отношению к нагрузке, или по переменному току — параллельно, что позволяет снизить сопротивление нагрузки, т.е. выходное сопротивление. Каскад построен с параллельным управлением от двух источников сигнала $U_{вх1}$ и $U_{вх2}$, включенных в противофазе относительно общей шины.



Рис. 9.76. Бестрансформаторная схема двухтактного усилителя переменного тока (*а*) и выходные характеристики одного плеча (*б*)

Резисторы $R'_{Э1}$ и $R''_{Э1}$ устанавливаются для выравнивания коллекторных токов в плечах из-за разброса параметров транзисторов и для дополнительной стабилизации в каскадах. Иногда резисторы $R'_{Э1}$ и $R''_{Э1}$ заменяют одним регулировочным резистором (на схеме $R_{Э1}$). Для обеспечения режима классов *AB* и *B* в схеме исключают резисторы эмиттерной стабилизации $R_{Э1}$, $R_Э$, $R'_Э$ и $R''_Э$.

Работа транзисторных каскадов в режиме класса *AB* устанавливается элементами смещения — делителями напряжения R1, R4, R2 и R3. В режиме покоя на эмиттерные переходы транзисторов обоих плеч подается смещение, близкое к нулю ($U_Э$ = 0,1—0,3 В). При этом рабочая точка на выходной характеристике (рис. 9.76, *б*) располагается несколько выше, чем ток покоя при $I_{Б1} = 0$ и в коллекторной цепи протекает некоторый ток $I_{K\,min} = (0{,}05—0{,}15)I_{K\,max}$. Работа каскада в режиме класса *B* должна происходить при полном отсутствии напряжения на эмиттерных переходах и тока. Для этого необходимо убрать делители напряжения, создающие смещение, т.е создать смещение косвенным методом. В этом случае точка *C′* находится на пересечении статической выходной характеристики, снятой при $I_{Б1} = 0$, с линией нагрузки.

Рассмотрим работу схемы в режиме класса *A*. При подаче на входы схемы двух противофазных сигналов ($U_{вх1}$ и $U_{вх2}$) оба транзис-

тора будут получать смещение на эмиттерных переходах (мгновенное направление действующей ЭДС показано знаками «+» и «–»). Входное напряжение $U_{вх1}$ создает на эмиттерном переходе транзистора VT1 обратное смещение, а входное напряжение $U_{вх2}$ на эмиттерном переходе VT2 создает прямое смещение. В результате в транзисторе VT2 увеличивается коллекторный ток, а в VT1 — коллекторный ток уменьшается и соответственно падение напряжения на коллекторном резисторе R6 увеличивается, а на резисторе R3 уменьшается. На выходе одного плеча в точке *A* повышается отрицательный потенциал, а на выходе другого плеча в точке *B* — положительный потенциал. В результате увеличивается разность потенциалов и напряжение между выходами схемы ($U_{вых}$), т.е. происходит усиление сигнала. При изменении мгновенного направления действующих ЭДС входных сигналов изменяются коллекторные токи и потенциалы в точках *A* и *B*. Относительно общей шины «⊥» можно получить два противофазных напряжения $U_{вых1}$ и $U_{вых2}$ или одно выходное напряжение $U_{вых}$, равное алгебраической сумме напряжений $U_{вых1}$ и $U_{вых2}$, которые равны между собой. Так как $U_{вых} = U_{вых1} + U_{вых2}$, то можно сделать вывод о том, что коэффициент усиления двухтактной схемы в два раза больше, чем у однотактных, построенных на тех же усилительных элементах.

При подаче на входы двух синфазных входных сигналов $U_{вх1}$ и $U_{вх2}$ оба транзистора получают одинаковые по действию напряжения смещения на эмиттерные переходы (на рис. 9.76, *а*, обозначены знаками «+» и «–»). В результате коллекторные токи будут одновременно уменьшаться, а при противоположном направлении синфазных входных сигналов, т.е. действия ЭДС, возрастать. Потенциалы в точках *A* и *B* будут одинаковы по амплитуде и по знаку, что указывает на отсутствие разности потенциалов на выходах $U_{вых1}$ и $U_{вых2}$, и выходное напряжение ($U_{вых}$) отсутствует. Отсюда можно сделать вывод, что двухтактные каскады на транзисторах одной структуры не усиливают синфазные сигналы.

Таким образом, при парафазных сигналах на входах данной схемы усилителя в выходной цепи можно снять два противофазных напряжения $U_{вых1}$ и $U_{вых2}$ (сдвинутых относительно друг друга на 180°) или одно напряжение $U_{вых}$ без заземления, т.е. не относительно общей точки.



Рис. 9.77. Бестрансформаторная схема двухтактного усилителя постоянного тока с балансировкой в эмиттерной и коллекторной цепях

Аналогичный двухтактный каскад (рис. 9.77) применяется как усилитель постоянного тока, но с гальванической (непосредственной) связью. Балансировка в таких схемах может осуществляться как в эмиттерной цепи ($R_Э$), так и в коллекторной цепи ($R_К$).

Бестрансформаторная симметричная двухтактная схема усилителя переменного тока с емкостной связью и двумя источниками питания $U_{К1}$ и $U_{К2}$, включенными последовательно, представлена на рис. 9.78. Два источника электропитания, включенных последовательно, предназначены для увеличения напряжения питания и повышения мощности усилителя с емкостной связью. Два источника питания позволяют исключить постоянную составляющую на нагрузке в режимах классов *AB* и *A* за счет включения нагрузки между общим проводом двух источников питания (точка *B*) и выходом схемы (точка *A*), что исключает необходимость применения разделительных конденсаторов на выходе схемы.

Исключение постоянной составляющей токов через нагрузку $R_н$, включенную в средний провод источников питания (рис. 9.78), происходит из-за того, что токи покоя $I_{Э1}$ и $I_{К2}$, протекающие через нагрузку $R_н$, приблизительно равны по величине и направлены в противоположные стороны, т.е. протекают встречно, компенсируя друг друга. Так как схема построена на транзисторах одного типа *p-n-p*, то усиление происходит только двух парафазных сигналов на входах схемы.

Следует отметить особенность каскада, выполненного по схеме с параллельным управлением от двух источников сигнала, имеющих общую точку, с нагрузкой, включенной между точкой соединения эмиттера транзистора VT1 и коллектора транзистора VT2 и общей точкой источников питания (рис. 9.78). Особенность состоит в том, что транзисторы VT1и VT2 имеют разные схемы включения:



Рис. 9.78. Бестрансформаторная схема двухтактного усилителя переменного тока с двумя источниками питания и параллельным управлением от двух источников сигнала

транзистор VT1 — по схеме с ОК, а транзистор VT2 — по схеме с ОЭ. Так как при указанных схемах включения транзисторов коэффициенты усиления по напряжению различны, должны быть приняты меры по выравниванию коэффициентов усиления для их плеч каскада. Это можно сделать за счет применения на входе фазоинверсного каскада, у которого на выходе имеет двухфазное напряжение с разной амплитудой сигналов фаз.

Переменные составляющие выходного сигнала состоят из алгебраической суммы эмиттерного тока одного плеча и коллекторного тока другого плеча. При увеличении коллекторного тока $I_{К2}$ эмиттерный ток $I_{Э1}$ уменьшается, и наоборот. Это объясняется противофазностью входных сигналов и состоянием плеч в каскаде: если VT1 открыт, то VT2 — закрыт. В результате этого потенциал точки A зависит от силы двух протекающих токов $I_{Э1}$ и $I_{К2}$. Чем слабее ток $I_{Э1}$, тем более положителен потенциал точки A и при возрастании тока $I_{К2}$ потенциал в точке A тоже становится более положительным. Аналогично идет возрастание отрицательного потенциала в точке A — при увеличение тока $I_{Э1}$ и уменьшении тока $I_{К2}$. Поскольку токи всегда изменяются в противофазе, то в точке A любой потенциал возрастает в два раза при управлении парафазным сигналом. Возрастание потенциала на нагрузке ведет к увеличению выходного напряжения каскада. Это доказывает то, что ко-

эффициент усиления двухтактных схем в два раза больше, чем однотактных схем, в которых применены аналогичные усилительные элементы.

Принцип действия схемы рассмотрим при действии на схему двух источников сигнала в противофазе.

При отсутствии входного сигнала и при одинаковых схемных решениях двух плеч каскадов схемы постоянные составляющие токов каждого каскада ($I_{Э1=}$ и $I_{К2=}$), равные по величине, но противоположные по направлению, проходят через нагрузку $R_н$. Ток $I_{Э1=}$ по цепи: $+U_{К1} \to R_н \to VT1_{Э\text{-}Б\text{-}К} \to -U_{К1}$ и ток $I_{К2=}$ по цепи: $+U_{К2} \to VT2_{Э\text{-}Б\text{-}К} \to R_н \to -U_{К2}$. В результате суммарный ток через нагрузку равен алгебраической сумме токов $\bar{I}_н = \bar{I}_{Э1=} + \bar{I}_{К2=}$, а так как токи равны, то и $\bar{I}_н = 0$.

При подаче на входы двух парафазных сигналов $U_{вх1}$ и $U_{вх2}$, когда на базе VT1 — «минус», а на базе VT2 — «плюс», в цепи через нагрузку $R_н$ протекает увеличивающаяся переменная составляющая эмиттерного тока $I_{Э1\sim}$ от входного сигнала $U_{вх1}$ по цепи: $+U_{вх1}(«\perp», +U_{К2}) \to r_{К02} \to -U_{К2}(+U_{К1}) \to R_н \to VT1_{Э\text{-}Б} \to C1 \to -U_{вх1}$. За счет входного напряжения $U_{вх2}$ создается цепь протекания тока переменной составляющей $I_{2\sim}$: $+U_{вх2} \to C2 \to R2 \to -U_{К1} \to r_{К01} \to \to r_{К02} \to -U_{вх2}(«\perp», +U_{К2})$ (в схеме на рис. 9.78 $I_{Э1\sim}$ и $I_{2\sim}$ показаны стрелкой $\nrightarrow$). При протекании тока $I_{2\sim}$ увеличивается падение напряжения на резисторе R2, что приводит к увеличению положительного потенциала на базе транзистора VT2 и уменьшению постоянной составляющей коллекторного тока $I_{К2=}$. За счет одновременного увеличения переменной составляющей $I_{Э1\sim}$ и уменьшения постоянной составляющей $I_{К2=}$, которые практически изменяются одинаково, возрастает результирующий ток ($I_н$) через нагрузку ($R_н$), равный алгебраической сумме токов $\bar{I}_н = \bar{I}_{Э1} + \bar{I}_{К2}$ ($\bar{I}_{Э1} = \bar{I}_{Э1=} + \bar{I}_{Э1}$ и $\bar{I}_{К2} = \bar{I}_{К2=}$) практически в два раза.

При изменении фазы входных сигналов (мгновенное направление ЭДС показано в скобках на рис. 9.78) через транзистор VT2 протекает возрастающая переменная составляющая эмиттерного тока $I_{Э2\sim}$ от входного сигнала $U_{вх2}$ по цепи: $+U_{вх2}(«\perp», +U_{К2}) \to \to VT2_{Э\text{-}Б} \to C2 \to -U_{вх2}$. Под действием увеличивающейся переменной составляющей $I_{Э2\sim}$ растет коллекторная составляющая переменного тока $I_{К2\sim}$, протекающая через нагрузку $R_н$ по цепи: $+U_{К2} \to \to VT2_{Э\text{-}Б\text{-}К} \to R_н \to -U_{К2}$. За счет входного напряжения $U_{вх1}$ созда-

ется цепь протекания тока переменной составляющей $I_{1\sim}$: $+U_{вх1} \rightarrow$ $\rightarrow$ C1 $\rightarrow$ R1 $\rightarrow -U_{K1} \rightarrow r_{K01} \rightarrow r_{K02} \rightarrow -U_{вх1}$(«$\perp$», $+U_{K2}$) (в схеме на рис. 9.78 $I_{1\sim}$ и $I_{K2\sim}$ показаны стрелкой $\nrightarrow$), где r_{K01} и r_{K02} — внутренние сопротивления источника питания, которые очень малы). При протекании тока $I_{1\sim}$ увеличивается падение напряжения на резисторе R1, что приводит к увеличению положительного потенциала на базе транзистора VT1 и уменьшению постоянной составляющей эмиттерного тока $I_{Э1=}$. За счет одновременного увеличения переменной составляющей $I_{K2\sim}$ и уменьшения постоянной составляющей $I_{Э1=}$, которые практически изменяются одинаково, возрастает результирующий ток ($I_н$) через нагрузку ($R_н$), равный алгебраической сумме токов $\overline{I}_н = \overline{I}_{Э1} + \overline{I}_{K2}$($\overline{I}_{K2} = \overline{I}_{K2=} + \overline{I}_{K2\sim}$ и $\overline{I}_{Э1} = \overline{I}_{Э1=}$), практически в два раза.

Таким образом, в каждом полупериоде синусоидального напряжения в схеме увеличивается выходной ток, протекающий через нагрузку, при воздействии входных сигналов $U_{вх1}$ и $U_{вх2}$, практически в два раза. Это свидетельствует о том, что данная схема работает как усилитель тока. Аналогичную схему можно использовать как усилитель постоянного тока, но с гальванической (непосредственной) связью.

Бестрансформаторный двухтактный каскад усиления, собранный по схеме, приведенной на рис. 9.79, аналогичен рассмотренному выше (рис. 9.78), но питание схемы производится от одного источника и нагрузка подключена через конденсатор (C_3) с достаточно большой емкостью.

В отсутствие сигналов $U_{вх1}$ и $U_{вх2}$ постоянная составляющая выходного тока в этой схеме через нагрузку $R_н$ также не протекает, как и в схеме с двумя источниками питания. Схема может работать в режимах классов *A*, *AB* и *B*. Работа схемы в различных режимах отличается только



Рис. 9.79. Бестрансформаторная схема двухтактного усилителя переменного тока с одним источником питания и параллельным управлением от двух источников сигнала

исходным состоянием конденсатора С3. В режиме класса *B* конденсатор С3 разряжен, а в режимах классов *A* и *AB* заряжен до напряжения $0{,}5U_К$ за счет протекания начального тока $I_{Э1}$. При входных сигналах $U_{вх1}$ и $U_{вх2}$, действующих в противофазе, когда VT1 открыт, а VT2 закрыт, конденсатор С3 дозаряжается до значения напряжения $U_К$ в режиме классов *AB* и *A*, а в режиме класса *B* заряжается до значения $U_К$, так как был полностью разряжен в начальный период режима. В противоположный такт подачи входных сигналов происходит закрытие VT1 и открытие VT2 и через VT2 и $R_н$ протекает ток разряжающегося конденсатора С3, который выполняет функцию источника питания нагрузки в рассмотренных бестрансформаторных каскадах.

Установка первоначального режима работы каждого плеча осуществляется индивидуальными элементами схем смещения, что требует более точного подбора параметров элементов схем (резисторов, диодов и т.д.). В связи с этим применение схем с трансформаторной связью позволяет упростить данное схемное решение.

9.7.2. Трансформаторные каскады усиления с управлением двухфазным напряжением

Трансформаторные двухтактные каскады усиления с одним источником сигнала имеют во входной цепи трансформатор (рис. 9.80), вторичная обмотка которого секционирована на две равные части, и с каждой полуобмотки снимаются напряжения, имеющие фазовый сдвиг на 180°. Трансформатор обеспечивает подачу входных сигналов в базовые цепи обоих плеч каскадов. В многокаскадных усилителях обмотка $w_{вх}$ трансформатора может быть включена в коллекторную цепь предыдущего каскада, выполненного по схеме однотактного усилителя с трансформаторной связью.

Двухтактный каскад, выполненный с трансформаторной связью на входе и выходе, может работать в режимах классов *A*, *AB* и *B*. Режимы классов *A* и *AB* осуществляются подачей смещения непосредственным методом по способу фиксированным напряжением делителя. В режиме класса *B* начальное смещение создается косвенным методом. Чаще всего в каскадах с трансформаторной связью транзисторы включаются по схеме с ОЭ и ОБ.

Двухтактный трансформаторный каскад (рис. 9.80) построен на транзисторах одной структуры *p-n-p* с трансформаторной связью на



Рис. 9.80. Двухтактная схема усилителя переменного тока с трансформаторной связью и параллельным управлением от одного источника сигнала по схеме включения транзисторов с ОЭ

входе и выходе. Работает в режиме класса *A* или *AB*, что зависит от сопротивлений резисторов R1 и R2, а в режиме класса *A* — от резисторов в эмиттерной цепи $R'_Э$ и $R''_Э$. Резисторы $R'_Э$ и $R''_Э$ можно заменить одним регулировочным резистором $R_{Э1}$. С помощью резистора $R_{Э1}$ выравнивают коллекторные токи транзисторов в плечах каскада и осуществляют термостабилизацию. Делитель напряжения на резисторах R1 и R2 предназначен для подачи напряжения смещения способом фиксированного напряжения с делителя, который будет общим для двух плеч каскада, так как схема симметрична и оба плеча имеют между собой трансформаторную связь. В режиме класса *B* в схеме отсутствуют элементы смещения R1 и R2 и резисторы в эмиттерной цепи $R_Э$, или $R'_Э$ и $R''_Э$, а средняя точка входного трансформатора подключена к общей шине источника питания (на схеме показана штрихами). Транзисторы в плечах каскадов включены по схеме с ОЭ.

Рассмотрим работу двухтактной схемы, приведенной на рис. 9.80. В режимах классов *A* и *AB* исходное (начальное) положение рабочей точки задается с помощью фиксированного напряжения делителя на резисторах R1 и R2 и эмиттерной нагрузки. Для двухтактных каскадов не используют режим класса *A*, потому что при этом

теряется преимущество схемы — более эффективное использование УЭ (повышение коэффициента усиления двухтактного усилителя в два раза при такой же потребляемой мощности), так как рабочая точка в режиме класса *A* располагается в середине активного режима и амплитуда выходного сигнала меньше в два раза, чем в режиме класса *B*, а потребляемая мощность увеличивается в два раза по сравнению с режимами классов *B* и *AB*. В этих режимах постоянная составляющая токов усилительных элементов протекает по направлениям, указанным на рис. 9.80.

В цепи первичной обмотки трансформатора TV2 токи $I'_{К0}$ и $I''_{К0}$ текут в противоположных направлениях. Следовательно, в первичной обмотке трансформатора TV2 постоянные составляющие создают два магнитных потока, которые взаимно компенсируются. Если постоянная составляющая тока одного плеча намагничивает сердечник, то постоянная составляющая тока второго плеча его на столько же размагничивает и в выходной обмотке наведенная ЭДС равна нулю. Отсутствие постоянного подмагничивания сердечника — большое достоинство, так как не нужно использовать сердечник трансформатора большого сечения.

В режиме класса *AB* рабочая точка расположена в начале прямолинейной части входной ВАХ (на рис. 9.81 точки A_1 и A_2) за счет небольшого напряжения смещения на эмиттерных переходах транзисторов. Такое смещение достигается путем включения вместо резистора R2 диода VD. Такое начальное положение рабочей точки позволяет исключить нелинейный процесс усиления входного сигнала и на выходе схемы форма сигнала повторяет форму входного сигнала.



Рис. 9.81. Входные вольт-амперные характеристики транзисторов в схеме двухтактного каскада усилителя

При подаче входного сигнала во входных цепях транзисторов будут действовать сигналы, сдвинутые по фазе на 180°, и транзисторы будут открываться поочередно в течение одного периода переменного напряжения.

При открытии в одном из полупериодов транзистора VT1 транзистор VT2

закрыт и через первичную обмотку трансформатора TV2 протекает ток $I_{К1}$. В другой полупериод открыт VT2 и через обмотку трансформатора протекает ток $I_{К2}$. Таким образом, в каждый полупериод во вторичной обмотке трансформатора TV2 будет индуцироваться ЭДС, пропорциональная удвоенной амплитуде переменного коллекторного тока.

Аналогично можно построить схему трансформаторного двухтактного каскада с управлением двухфазным напряжением при включении усилительных элементов по схеме с ОБ (рис. 9.82). Назначение резисторов $R_Э$, $R'_Э$, $R''_Э$, R1 и R2 такое же, как и для схемы на рис. 9.80.

В режиме класса *AB* постоянные составляющие во вторичной обмотке трансформатора TV1 ($I_{Э1}$ и $I_{Э2}$) и в первичной обмотке TV2 ($I_{К1}$ и $I_{К2}$) направлены встречно, что исключает намагничивание сердечника. Работа данной схемы аналогична работе схемы, в которой усилительные элементы включены по схеме с ОЭ. Однако необходимо отметить, что в схеме при включении транзисторов по схеме с ОБ коэффициент усиления по напряжению выше, а по току ниже, чем в схеме при включении усилительных элементов по схеме с ОЭ.

Оба рассмотренных каскада (рис. 9.80 и 9.82) в режиме класса *B* имеют большие нелинейные искажения за счет нелинейности начального участка входной ВАХ транзисторов. Все трансформаторные каскадные усилители могут иметь комбинированные включения, т.е. на входе — бестрансформаторная связь, а на выходе — трансформаторная, и наоборот.

Трансформаторные каскады усиления с входным трансформатором имеют одно существенное преимущество, которое состоит в том, что за счет секционирования вторичной обмотки



Рис. 9.82. Двухтактная схема усилителя переменного тока с трансформаторной связью и параллельным управлением от одного источника сигнала по схеме включения транзисторов с ОБ

на входы плеч поступают всегда противофазные напряжения со сдвигом 180°, в то время как в бестрансформаторных схемах на входе всегда необходимо соблюдать противофазность двух источников сигнала. Если этого не обеспечивать, то усиление будет равно нулю.

9.7.3. Бестрансформаторные двухтактные каскады усиления с управлением однофазным напряжением

Рассмотренные выше бестрансформаторные двухтактные каскады усиления с управлением двухфазным напряжением можно упростить, если использовать в них транзисторы с одинаковыми параметрами и характеристиками, но противоположными типами электропроводности (*p-n-p* и *n-p-n*). Такие каскады называются каскадами с дополнительной симметрией. Применение разноструктурных транзисторов позволяет отказаться от двух противофазных входных сигналов, так как для управления в этих схемах достаточно и однофазного напряжения. В таких схемах используются один или два источника питания.

На рис. 9.83, *а*, приведена схема с одним источником питания и включением транзисторов по схеме с ОК и управлением однофазным



Рис. 9.83. Бестрансформаторная схема двухтактного усилителя на разноструктурных транзисторах: *а* — с одним источником питания; *б* — эквивалентная схема с открытым транзистором VT1; *в* — эквивалентная схема с открытым транзистором VT2

напряжением. Такая схема применяется как усилитель переменного тока и как усилитель постоянного тока при изменении элементов цепей связи. Транзисторы относительно источника питания включены последовательно, а с нагрузкой — транзистор VT2 параллельно, транзистор VT1 последовательно.

Режимы работы усилителя классов *A* и *AB* устанавливаются фиксированным напряжением делителя на резисторах R1 и R2. В режимах классов *A* и *AB* исходное состояние транзисторов активное. Одинаковое положение их рабочей точки соответствует равенству эмиттерных токов $I_{Э1}$ и $I_{Э2}$ — токов заряда конденсатора C2 в выходной цепи. Таким образом, при равенстве токов заряда конденсатора, протекающих в противоположных направлениях, конденсатор находится в разряженном состоянии и напряжение на сопротивлении нагрузки $R_н$ практически равно нулю.

В режиме класса *B* в схеме обычно отсутствуют элементы непосредственной подачи напряжения смещения R1 и R2 (рис. 9.84), что ведет к искажению выходного сигнала за счет нелинейности начального участка входной ВАХ транзистора, где выбрана рабочая точка. При работе в режиме класса *B* исходное состояние транзисторов — режим отсечки, ток через сопротивление нагрузки $R_н$ равен нулю ($I_{Э1} = I_{Э2} = 0$) и конденсатор C2 разряжен.



Рис. 9.84. Схемы включения усилительных элементов в плечах двухтактного усилителя при косвенном методе подачи смещения: *а* — с одним источником питания; *б* — с двумя источниками питания

При подаче входного сигнала на вход схемы в режимах классов *A* и *AB* один из транзисторов в зависимости от фазы входного сигнала закрывается, а другой открывается, и открытый транзистор ра-

ботает как усилительный элемент по схеме с ОК. На рис. 9.83, *б*, представлено эквивалентное схемное решение схемы, приведенной на рис. 9.83, *а*, в котором для примера принято условие, что открыт транзистор VT1 и закрыт транзистор VT2. Закрытый транзистор обозначен эквивалентным сопротивлением ($R_{экв\ VT2}$) и выполняет функцию элемента эмиттерной конструктивной нагрузки открытого транзистора VT1. Через открывающийся транзистор VT1 протекает нарастающий ток заряда конденсатора ($I_{Э1}$) С2 (полярность заряженного конденсатора показана на рис. 9.83, *б*), который создает падение напряжения на сопротивлении нагрузки $R_н$. Поскольку транзисторы включены по схеме с ОК, выходное напряжение на сопротивлении нагрузки $R_н$ практически равно входному напряжению, т.е. усиливается только ток. Во время другой фазы входного сигнала открытый и закрытый транзисторы меняются местами. Эквивалентная схема при закрытом транзисторе VT1 и открытом транзисторе VT2 показана на рис. 9.83, *в*, где закрытый транзистор VT1 заменен эквивалентным резистором $R_{экв\ VT1}$ и является эмиттерной конструктивной нагрузкой открытого транзистора VT2.

В данной схеме конденсатор С2 является не только разделительным, но используется и как дополнительный источник питания. При закрытом транзисторе VT2 конденсатор заряжается до значения $U_К$ через транзистор VT1, а при закрытии VT1 разряжается ($I_р$), ускоряя процесс открытия VT2. Транзисторы друг для друга являются конструктивной нагрузкой, поэтому в каждом плече каскада нет элементов конструктивной нагрузки. В режиме класса *В* отличительной особенностью является только то, что при открытии одного транзистора второй остается в закрытом состоянии.

Для увеличения коэффициента усиления по мощности применяется каскадное включение транзисторов. На рис. 9.85, *а*, показано одно плечо двухтактного каскада, собранного на двух транзисторах одинаковой электропроводности, включенных по схеме с ОК, т.е. составной транзистор по схеме Дарлингтона. Следовательно, за счет включения в качестве усилительных элементов составного транзистора возрастает коэффициент усиления по току во много раз (сотни и тысячи раз). Это происходит благодаря снижению выходного сопротивления при параллельном включении коллекторных переходов транзисторов и последовательном включении



Рис. 9.85. Схемы каскадного включения транзисторов в плечах двухтактного усилителя: *а* — по схеме Дарлингтона; *б* — по композитивной схеме

эмиттерных переходов. Резистор R1, шунтирующий эмиттерный переход, обеспечивает закрытое состояние выходного транзистора VT2 при отсутствии входного сигнала. С помощью резистора R1 потенциалы базы и эмиттера приблизительно равны или имеют разность потенциалов порядка 0,3—0,5 В, что определяет работу в режиме класса *В*.

В этой схеме ток $I_{Э1}$ является одновременно и током базы $I_{Б2}$, т.е. $I_{Э1} = I_{Б2}$, что значительно меньше эмиттерного тока $I_{Э2}$, поэтому с помощью резистора R1 происходит выравнивание токов $I_{Э1}$ и $I_{Э2}$, т.е. $I_{Э1} = I_{Э2}$. При работе усилителя в режимах классов *А* и *АВ* резистор R1 можно не устанавливать.

На рис. 9.85, *б*, показан второй вид каскадного включения транзисторов с разным типом электропроводности, применяемый в плечах двухтактного каскада усилителя, в котором транзистор VT1 включен по схеме с ОК, а транзистор VT2 — по схеме с ОЭ. Активные элементы в таких схемах рассматриваются как один транзистор, который называется композитивным транзистором. Составной и композитивный транзисторы имеют практически одинаковые коэффициенты усиления и их можно применять в одном двухкаскадном усилителе.

Некоторые варианты построения мощных бестрансформаторных каскадов усиления с каскадным включением транзисторов показаны на рис. 9.86.

В схеме на рис. 9.86, *а* составные транзисторы (каскады) построены на транзисторах одной структуры, а в схеме на рис. 9.86, *б*,



Рис. 9.86. Бестрансформаторные схемы мощных двухтактных усилителей на композитивных (составных) транзисторах; *а* — каскодные; *б* — комплементарные

составные транзисторы являются композитивными. Для обеспечения смещения и температурной эмиттерной стабилизации рабочей точки и тока покоя применяется активный элемент — диод VD1. Аналогичные схемы можно построить и с двумя источниками питания $U_{К1}$ и $U_{К2}$, объединенными общей заземленной шиной (рис. 9.87). Так как транзисторы в этой схеме включены последовательно, то суммарное напряжение источников питания распределяется на них одинаково, каждый транзистор получает только напряжение одного источника питания $U_К$. Благодаря двум источникам питания в схеме (рис. 9.87) через нагрузку протекают два постоянных тока $I_{Э1}$ и $I_{Э2}$ навстречу друг другу, которые взаимно компенсируются. Таким образом, суммарный ток через нагрузку при отсутствии входного сигнала равен нулю, что повышает КПД схемы.



Рис. 9.87. Бестрансформаторная схема двухтактного усилителя с двумя источниками питания

Для увеличения коэффициента усиления по мощности в схемах с двумя источниками питания можно применять составные транзисторы, каскадные и комплементарные схемы включения транзисторов.

9.7.4. Каскады усиления с последовательным управлением однофазным входным напряжением

Двухтактные каскады усиления с последовательным управлением однофазным входным напряжением относятся к классу несимметричных каскадов (рис. 9.88). Напряжение входного сигнала $U_{вх}$ поступает на вход одного плеча схемы (называемого ведущим плечом), а сигнал на вход другого плеча (называемого ведомым) снимается с выхода ведущего плеча.



Рис. 9.88. Бестрансформаторная схема двухтактного несимметричного усилителя с последовательным управлением входным напряжением

Такие схемы можно строить на транзисторах одной структуры (электропроводности). Это облегчает подбор транзисторов с одинаковыми параметрами.

По постоянному току транзисторы VT1 и VT2 включены последовательно, по схеме с ОЭ, но могут включаться и по схеме с ОК. Делитель напряжения на резисторах R1, R2 определяет исходный режим VT1, а делитель R3, R4 — режим VT2. В таких схемах при правильном выборе номинала резистора R5, с которого снимается сигнал противоположной полярности на вход ведомого плеча, обеспечивается высокий коэффициент усиления по напряжению, так как оба плеча работают только в режиме класса *A*. Резистор R5 должен обеспечивать амплитуду ведомого плеча (на транзисторе VT1), равную амплитуде на входе ведущего плеча.

9.7.5. Фазоинверсные каскады усиления

Фазоинверсными называют каскады с несимметричным входом и симметричным относительно общей шины питания выходом. Фа-

зоинверсные каскады имеют два выхода, с которых снимают равные по амплитуде, но сдвинутые по фазе на 180° напряжения. Таким образом, в этих схемах однофазное напряжение преобразуется в двухфазное напряжение.

Фазоинверсные каскады используются для перехода от несимметричных однотактных каскадов усиления к двухтактным каскадам, а также для передачи сигнала от однотактных каскадов к симметричной нагрузке.

Фазоинверсные каскады подразделяются на следующие типы: трансформаторные, с разделенной нагрузкой, с эмиттерной связью, с инвертирующим транзистором и на разноструктурных транзисторах.

Рассмотрим схемы и основные свойства фазоинверсных каскадов различных типов.

В трансформаторном фазоинверсном каскаде (рис. 9.89) симметричный выход достигается путем вывода средней точки у вторичной обмотки трансформатора, при этом на выходе каскада получается два равных напряжения сигнала, действующих в противофазе. Среднюю точку трансформатора можно подключить к общей шине питания (на рис. 9.89 показано штрихами), если использовать выходные напряжения в двухтактной схеме с параллельным управлением двухфазным напряжением от двух источников сигнала, объединенных общей шиной (см. рис. 9.76 и 9.77). Средняя точка имеет нулевой потенциал, а на каждом из выводов вторичной обмотки полярность потенциалов будет противоположной и станет меняться в каждом полупериоде.



Рис. 9.89. Схема трансформаторного фазоинверсного каскада

Трансформаторные фазоинверсные каскады применяются редко из-за больших габаритов, веса и стоимости, а также из-за дополнительных нелинейных искажений и ограниченного диапазона рабочих частот. Для того чтобы каскад не вносил нелинейные искажения, точку покоя выбирают по выходной мощности, в 1,5 раза превышающей расчетную мощность следующего каскада. В этом случае увеличиваются габа-

риты трансформатора. Основное применение данной схемы — согласование выходного сопротивления одного каскада с малым сопротивлением следующего каскада.

Фазоинверсный каскад с разделенной нагрузкой — наиболее распространенная схема, в которой имеются два сопротивления конструктивной нагрузки, включенных в цепь коллектора и эмиттера (рис. 9.90). Таким образом, на одном транзисторе собраны две схемы. Относительно R_K транзистор включен по схеме с ОЭ, следовательно, напряжение $U_{вых1}$ в противофазе с входным напряжением $U_{вх}$. Относительно $R_Э$ транзистор включен по схеме с ОК, следовательно, напряжение $U_{вых2}$ на нем по фазе совпадает с входным напряжением $U_{вх}$. Усиление входного сигнала в схеме с ОЭ несколько больше, чем в схеме с ОК, т.е. $U_{вых1} > U_{вых2}$. Эту асимметрию выходных напряжений устраняют подбором сопротивлений резистора R_K в цепи коллектора, выбирая $R_K < R_Э$, так как $I_Э < I_K$. Из-за большой разницы параметров выходного сопротивления в схеме с ОЭ и в схеме с ОК (в схеме с ОЭ выходное сопротивление значительно меньше, чем в схеме с ОК), в выходную цепь в схеме с ОЭ включают добавочный резистор $R_{доб}$.



Рис. 9.90. Схемы фазоинверсного каскада с разделенной нагрузкой

Данная схема может работать совместно с двухтактным каскадом на выходе, который работает в режиме класса *A*, и на внешнюю симметричную нагрузку. Если же двухтактный каскад работает в режиме класса *B*, то в схему фазоинверсного каскада с разделенной нагрузкой вводят диоды (рис. 9.91). Диоды VD1 и VD2 обеспечивают разряд разделительных конденсаторов $C_{р1}$ и $C_{р2}$ фазоинверсного каскада.

При прямом смещении на эмиттерном переходе транзистора VT1 протекающий ток эмиттера $I_Э$ создает на резисторе $R_Э$ падение напряжения $U_{Rэ}$, которое прикладывается к цепи $C_{р2}$ и эмиттерному переходу транзистора VT3 с сопротивлением $r_{Э3}$. По закону RC-цепи первоначально все напряжение падает на $r_{Э3}$, увеличивая прямое смещение и инжекцию в эмиттерном переходе



Рис. 9.91. Схема фазоинверсного каскада с разделенной нагрузкой в виде двухтактного каскада

транзистора VT3. В результате протекает ток заряда конденсатора $C_{р1}$ по цепи: $+U_{RЭ} \rightarrow \perp \rightarrow R_н \rightarrow VT3_{Э\text{-}Б} \rightarrow C_{р2} \rightarrow -U_{RЭ}$.

При обратном смещении на эмиттерном переходе VT1 создается цепь ускоренного разряда конденсатора $C_{р2}$ через диод VD2 и резистор $R_Э$. При этом в коллекторной цепи все напряжение питания прикладывается к цепи $R_К$, $C_{р1}$ и эмиттерному переходу VT2 ($r_{Э2}$), создавая прямое смещение на эмиттерном переходе и заряд конденсатора $C_{р1}$ по цепи $+U_К \rightarrow R_н \rightarrow VT2_{Э\text{-}Б} \rightarrow C_{р1} \rightarrow R_К \rightarrow -U_К$.

При изменении смещения на эмиттерном переходе транзистора VT1 конденсатор $C_{р1}$ будет разряжаться через VD1, а конденсатор $C_{р2}$ вновь заряжаться. Если не устанавливать диоды VD1 и VD2, конденсаторы могут не разрядиться и сигналы с меньшей амплитудой могут не пройти в следующий полупериод. Это объясняется большим сопротивлением заряженного конденсатора.

Достоинство схемы с разделенной нагрузкой — простота, использование одного транзистора и наличие глубокой ООС в эмиттерной и коллекторной цепях усилителя, которая уменьшает нелинейные и частотные искажения. Недостатки схемы — трудность получения двух одинаковых по величине напряжений в эмиттерной и коллекторной цепях, небольшой коэффициент усиления (близок к 1), нельзя применить коррекцию с цепями $C_ф R_ф$, так как нарушается симметрия выходных напряжений.

Фазоинверсный каскад с эмиттерной связью состоит из двух каскадов, в которых транзистор VT1 включен по схеме с ОЭ, а VT2 — по



Рис. 9.92. Схемы фазоинверсного каскада с эмиттерной связью

схеме с ОБ (рис. 9.92). База транзистора VT2 по переменному току через конденсатор $C_б$ большой емкости соединена с общим проводом источника питания. Напряжение входного сигнала подается на VT1 через базовую цепь, а на VT2 входное напряжение снимается с эмиттерной нагрузки $R_Э$. Каскад на транзисторе VT1 является эмиттерным повторителем для VT2, так как сигнал снимается с эмиттера. Поэтому напряжение $U_{вх2}$, снимаемое с резистора $R_Э$, находится в фазе с входным напряжением $U_{вх1}$, действующим на входе VT1. Вместе с тем в точках эмиттер—база VT2 оно будет иметь фазу, противоположную фазе в точках эмиттер—база VT1. Отсюда следует, если на базе VT1 «плюс» по отношению к эмиттеру, то этот «плюс» подается на эмиттер VT2, так как эмиттерная нагрузка не изменяет фазу выходного сигнала.

Следовательно, с коллекторной нагрузки VT1 будет сниматься «минус» по отношению к нулевому потенциалу, а с коллекторной нагрузки VT2 — «плюс». В результате на выходе фазоинверсного каскада действуют противофазные напряжения $U_{вых1}$ и $U_{вых2}$.

Недостаток каскада — неравенство выходных напряжений $U_{вых1}$ и $U_{вых2}$. Асимметрия возникает из-за различия входных сигналов на величину падения напряжения на эмиттерном переходе VT1—$U_{БЭ\ VT1}$ ($U_{вх\ VT1} > U_{вх\ VT2}$). Компенсировать асимметрию можно увеличением сопротивления резистора общей эмиттерной связи $R_Э$. При этом выходное напряжение $U_{вых\ VT2}$ становится ближе по величине к $U_{вых\ VT1}$.

Преимущество каскада с эмиттерной связью — увеличение коэффициента усиления K по сравнению со схемой с разделенной нагрузкой.

Фазоинверсный каскад с инвертирующим транзистором представляет собой двухкаскадный резисторный усилитель, в котором транзисторы в каскадах включены по схеме с ОЭ (рис. 9.93).

Первый каскад усилителя на транзисторе VT1 является обычной схемой несимметричного резисторного каскада с общим эмиттером и эмиттерной стабилизацией. Напряжение $U_{вых1}$ на выходе VT1 является выходным напряжением первого плеча фазоинверсного каскада и входным для транзистора VT2, включенного по схеме с ОЭ, поэтому оно изменяет полярность входного сигнала на противоположную. Для того чтобы амплитуда $U_{вых2}$ с коллектора VT2 второго каскада оказалась равной $U_{вых1}$, коэффициент усиления K_2 выбирают равным единице. Для этого эмиттерный резистор $R_{Э2}$ второго каскада не шунтируют конденсатором. В результате с помощью резистора $R_Э$ создается глубокая ООС по переменному входному напряжению. Одновременно необходимо выравнивать и коллекторные токи с помощью резистора R_{K2}. Равенства выходных сопротивлений двух каскадов достигают путем изменения сопротивления $R_Б$ в базовой цепи транзистора VT2.

Достоинство фазоинверсных каскадов с инвертирующим транзистором — максимальное выходное напряжение в 2 раза больше, чем в каскаде с раздельной нагрузкой и эмиттерной связью, и коэффициент усиления в 2 раза больше, чем в каскадах с эмиттерной связью.



Рис. 9.93. Схема фазоинверсного каскада с инвертирующим транзистором

Фазоинверсные каскады на разноструктурных транзисторах (рис. 9.94) применяются в усилителях с двух тактным выходным бестрансформаторным каскадом. Транзисторы VT2 и VT3 по постоянному току соединены последовательно. Транзистор VT3 включен по схеме с ОЭ, а VT2 — по схеме с ОБ (база транзистора VT2 по переменному току через конденсатор C1 подключается к общему проводу). Выходные напряжения $U_{вых1}$ и $U_{вых2}$ снимаются с резисторов R3 и R5, которые включены в коллекторные цепи разноструктурных транзисторов и сдвинуты по фазе на 180°. Для увеличения входного сопротивления транзистора VT2 в схему включен резистор R4, что позволяет уменьшить на выходе инверсного каскада мощность сигнала, снимаемого с VT1. В схеме — полная симметрия выходных сопротивлений и напряжений, т.е. $U_{вых1} = U_{вых2}$, но они противофазны.



Рис. 9.94. Фазоинверсный каскад на разноструктурных транзисторах

9.8. Многокаскадные усилители

9.8.1. Особенности построения многокаскадных усилителей

В большинстве случаев одиночные однотактные и двухтактные каскады не обеспечивают необходимое усиление и заданные параметры усилителей. Поэтому, усилители, которые не обеспечивают необходимый коэффициент усиления, большое входное и низкое выходное сопротивления, низкий коэффициент частотных и нелинейных искажений строятся по многокаскадной схеме. При анализе и расчете многокаскадного усилителя необходимо определить общий коэффициент усиления усилителя, искажения, вносимые им, распределить их по каскадам, определить требования к источникам питания, решить вопрос снижения паразитных обратных связей и т.д.

Проектирование многокаскадного усилителя рекомендуется начинать с выбора структурной схемы (см. рис. 9.2) с учетом требова-

ний, предъявляемых к усилителю. Решив вопрос о структуре усилителя (число каскадов), составляют принципиальную ориентировочную схему. При этом решают вопрос о том, обеспечат ли выбранные каскады усилителя требуемые параметры или нужно вводить дополнительные входные и выходные устройства, специальные внешние цепи обратной связи.

Если задано определенное значение входного сопротивления, то в первую очередь следует определить, каким путем заданное значение сопротивления будет получено, а затем проектировать входное устройство и остальные каскады усилителя. Если задана выходная мощность и выходное сопротивление, то проектирование следует начинать с выходного каскада, а затем переходить к проектированию остальных каскадов. Если определенные требования предъявляются как к входной, так и к выходной части усилителя, то сначала рассматривают вопросы реализации входного и выходного каскадов, а потом проектируют часть усилителя, связывающую их.

Поскольку сигнал, усиленный одним каскадом, передается далее на следующий каскад и усиливается им, коэффициент усиления напряжения, тока и мощности многокаскадного усилителя $K_{\text{общ}}$, выраженный в относительных единицах, равен произведению коэффициентов усиления отдельных каскадов в относительных единицах:

$$K_{\text{общ}} = K_1 K_2 K_3 \ldots K_n,$$

где K_1, K_2, K_3, ..., K_n — коэффициенты усиления первого, второго, третьего и т.д. усилителей многокаскадного усилителя.

Если коэффициенты отдельных каскадов многокаскадного усилителя выражены в логарифмических единицах (децибелах), то коэффициент усиления многокаскадного усилителя равен сумме коэффициентов усиления этих каскадов:

$$K_{\text{общ ДБ}} = K_{1\ \text{ДБ}} + K_{2\ \text{ДБ}} + K_{3\ \text{ДБ}} + \ldots + K_{n\ \text{ДБ}}.$$

Указанные правила справедливы и для коэффициентов частотных искажений, выраженных в относительных и логарифмических единицах (M, $M_{\text{ДБ}}$):

$$M_{\text{общ}} = M_1 M_2 M_3 \ldots M_n,$$

$$M_{\text{общ ДБ}} = M_{1\ \text{ДБ}} + M_{2\ \text{ДБ}} + M_{3\ \text{ДБ}} + \ldots + M_{n\ \text{ДБ}}.$$

Заданные частотные искажения в многокаскадном усилителе распределяются между его каскадами с учетом параметров каска-

дов. Наибольшие частотные искажения возникают при трансформаторной связи между каскадами, поэтому коэффициент частотного искажения на нижней частоте в них принимают в 2—3 раза больше, чем при резисторной связи.

Для уменьшения потерь энергии сигнала (затухания) входное сопротивление усилителя должно быть равно сопротивлению источника сигнала, а выходное — сопротивлению нагрузки. Такое согласование по входу и выходу достигается с помощью согласующих трансформаторов на входе и выходе (рис. 9.95) и введением в усилители ОС.



Рис. 9.95. Структурная схема усилителя с трансформаторной связью

Трансформаторная связь уменьшает уровень шумов на выходе усилителя при максимальном коэффициенте усиления по мощности.

9.8.2. Обратная связь в многокаскадных усилителях

При проектировании усилителей возникает вопрос стабилизации параметров транзисторных усилителей, так как параметры транзистора, как усилительного элемента, сильно зависят от температуры и рабочего режима. В этом случае стремятся обеспечить стабильность начального режима (режим покоя) в требуемом диапазоне при заданном разбросе параметров, чтобы устранить изменения параметров транзисторов, а также нелинейные искажения, которые могут появиться при изменении начального режима. Для стабилизации режима покоя в схемах вводят отрицательные обратные связи (ООС) по току и напряжению.

Обратная связь в многокаскадном усилителе создается как в отдельных каскадах, так и для нескольких каскадов и всего усилителя в целом. Такую обратную связь получают с помощью специальных цепей. Она вводится в схемные решения для улучшения свойств

усилителя — повышения стабильности коэффициента усиления, снижения искажений всех видов, уменьшения собственных помех и т.д. Связь этого типа называют внешней обратной связью. Внешняя обратная связь легко управляема, так как ее параметры рассчитываются заранее при построении схемы усилителя.

Рассмотрим виды внешней обратной связи на примере схем двухкаскадных усилителей (рис. 9.96).

В схемах на рис. 9.96 резисторы $R_{Э1}$, $R_{Э2}$ и $R_{Э3}$, включенные в эмиттерной цепи транзисторов, создают в каждом каскаде отрицательную последовательную местную обратную связь по постоянному току для эмиттерной термостабилизации, стабилизирующей ток покоя транзисторов VT1, VT2 и VT3, а резисторы $R_{К1}$, $R_{К2}$ и $R_{К3}$ создают аналогичную стабилизацию в коллекторной цепи. Резистор $R_{св}$ в схеме на рис. 9.96, *а*, является элементом общей параллельной



Рис. 9.96. Схемы многокаскадных усилителей с параллельной отрицательной обратной связью: *а* — эмиттер—эмиттер; *б* — эмиттер—база

отрицательной обратной связи типа эмиттер—эмиттер, обеспечивает стабильность режима работы усилителя и делает усилители менее зависимыми от разбросов параметров транзисторов, сопротивлений и температуры.

Обратная связь эмиттер—эмиттер в данной схеме охватывает весь многокаскадный усилитель данной схемы. Для создания отрицательной обратной связи не всего многокаскадного усилителя необходимо резистор $R_{св}$ включать между эмиттерами соседних каскадов, а не через один каскад (на схеме на рис. 9.96, *а*, показано штрихами). Такое включение позволяет подать сигнал с выхода VT3 на вход VT1 (эмиттерный переход) в противофазе с потенциалом на эмиттере VT1. В результате этого создается ток связи $I_{св}$ через $R_{св}$ и VT1, уменьшающий ток $I_{Э3}$ через VT3 и стабилизирующий протекание тока $I_{К3}$ на выходе схемы.

Схема на рис. 9.96, *б*, имеет аналогичные элементы местной ООС по току в каждом каскаде, а $R_{св}$ является элементом общей ООС вне усилителя по току типа эмиттер—база. С помощью этого резистора создается начальное смещение на базу VT1. Данное схемное решение общей ООС более эффективно, так как сигнал связи подается непосредственно во входную базовую цепь.

Кроме этих схемных решений существуют другие варианты общей обратной связи в многокаскадных усилителях — коллектор—база, коллектор—эмиттер, но они требуют установки дополнительных развязывающих фильтров, а также снижают коэффициент усиления и увеличивают мощность, потребляемую схемой, поэтому такие схемные решения используются реже и мы их не будем рассматривать.

Кроме рассмотренных цепей обратных связей, создаваемых специально, в реальных усилителях также образуются цепи обратной связи, параметры которых зависят от физических свойств и устройства усилительных элементов и имеют случайный характер. К ним относятся цепи, образованные, например, емкостными связями между электродами транзисторов. Такую обратную связь называют внутренней обратной связью. Схемным решением изменить такую связь нельзя, но ее можно уменьшать, используя транзисторы с меньшими емкостными межэлектродными связями.

Обратная связь в многокаскадном усилителе создается также через элементы межкаскадных соединений и источник питания. Та-

кие связи могут быть как отрицательными, так и положительными. Как правило, эти каналы ОС очень вредны для усилителей и поэтому их называют паразитными обратными связями. Паразитные ОС возникают в результате индуктивных и емкостных связей между элементами схемы. Основными видами паразитных ОС являются электростатические, электромагнитные, магнитные и связь через общий источник питания. Все эти связи обусловлены физическими процессами работы отдельных элементов схемы.

Электростатическая паразитная связь возникает за счет емкостной связи (конденсатора) между каскадами или выходными и входными зажимами усилителя и представляет собой параллельную связь по напряжению.

Магнитная связь возникает за счет близкорасположенных входных и выходных трансформаторов, а также за счет наводок в проводах токами, протекающими в соседних цепях.

Электромагнитные связи, особенно на больших частотах, возникают при распределении индуктивности и емкости выводов, соединительных проводов, образующих колебательные системы.

Обратная связь через общий источник питания возникает при протекании токов от входных сигналов всех каскадов через общий источник питания, имеющий малое внутреннее сопротивление. Эти токи создают на его внутреннем сопротивлении падение напряжения, которое является напряжением обратной связи, так как это напряжение передается через коллекторные цепи и делители напряжения, затем поступает в цепи управления электродов усилительных элементов. Достаточно сильная паразитная ОС может привести к самовозбуждению усилителя и превратить его в генератор.

Рассмотренные обратные паразитные связи могут быть устранены с помощью определенных мер и путем выбора рациональной конструкцией усилителя.

9.8.3. Способы уменьшения паразитных обратных связей

Электростатическую обратную паразитную связь можно уменьшить путем выбора конструктивного решения, располагая каскады в виде линейки (друг за другом) для разнесения узлов усилителя с низким и высоким уровнем обратных паразитных связей на большое расстояние. Магнитную связь уменьшают, удаляя трансформаторы разных каскадов друг от друга, экранируя и изолируя маг-

нитопроводы от шасси, на котором смонтирована схема усилителя. Электромагнитную связь снижают, уменьшая длину соединительных проводов и количество соединений.

Значительно хуже обстоит дело с наружными обратными связями, которые возникают через цепи питания. Источник питания имеет небольшое внутреннее сопротивление $Z_{вн}$ для переменного тока, на котором выделяется переменное напряжение $U_{K\sim}$ (рис. 9.97, *а*) главным образом от протекания переменной составляющей тока выходного каскада усилителя, значительно превышающей по величине токи входного каскада усилителя. Переменное напряжение $U_{K\sim}$ действует между шинами питания и поступает частично на вход каждого каскада после деления на соответствующих делителях, т.е. является напряжением положительной обратной связи $U_{пос} = U_{K\sim}$. Так напряжение $U_{пос1}$ передается через делитель на резисторах R1, R2, $r_{Э1}$ и $R_г$, а напряжение $U_{пос2}$ — через делитель на резисторах R3, R4, $r_{Э2}$.

Эти напряжения затем усиливаются и создают выходные токи, которые вызывают падение напряжения на внутреннем сопротивлении источника питания. Это напряжение вновь поступает на вход усилительных элементов. Если какое-то из напряжений обратной связи ($U_{пос1}$ или $U_{пос2}$ и т.д.) окажется в фазе с входным сигналом, то в схеме начнет действовать положительная ОС и усилитель возбуждается, идет генерация за счет постоянного увеличения напряжения обратной связи ($U_{пос}$).

(Положительная обратная связь (ПОС) через источник питания в усилителе возникает при нечетном числе каскадов в многокаскадном усилителе в каждом нечетном каскаде усилителя, а в четном каскаде действует ООС. В усилителях с четным числом каскадов все происходит наоборот).

Генерация в усилителях возникает, как правило, на низких частотах, так как на них источник питания имеет наибольшее сопротивление, поскольку на выходе источника питания включены емкостные фильтры, сопротивление которых растет с увеличением частоты ($Z = 1/2\pi fC$).

Для уменьшения паразитных ОС через источник питания применяют следующие меры:

– к зажимам источника питания подключают блокировочный конденсатор большой емкости $C_ф$ (рис. 9.97, *а*) или увеличивают



Рис. 9.97. Схемы многокаскадных усилителей с элементами уменьшения паразитных обратных связей: *а* — с фильтрующим конденсатором; *б* — с последовательными развязывающими фильтрами; *в* — с параллельными развязывающими фильтрами

емкость выпрямителя, питающего схему усилителя, что уменьшает внутреннее сопротивление источника питания по переменному току $Z_{вн}$ (конденсатор $C_ф$ оказывается включенным параллельно $Z_{вн}$, что уменьшает общее сопротивление, так как сопротивление конденсатора $C_ф$ по переменному току мало);

– используют электронный стабилизатор напряжения, обладающий очень малым внутренним сопротивлением.

Однако необходимое значение блокировочного конденсатора $C_ф$ при этом оказывается намного больше, а использование стабилизации удорожает выпрямитель и снижает КПД.

Наиболее употребительным и экономичным способом снижения обратной паразитной связи через источник питания является применение развязывающих фильтров $R_ф C_ф$, которые включаются в коллекторные цепи каскадов многокаскадного усилителя.

Развязывающие фильтры в многокаскадном усилителе можно включать друг с другом последовательно, параллельно и смешанно. Последовательное включение фильтров $R_{ф1}C_{ф1}$ и $R_{ф2}C_{ф2}$ (рис. 9.97, *б*) экономичнее, так как в этом случае для первых каскадов используется фильтрующее действие фильтров последующих каскадов. Однако в широкополосных усилителях на низких частотах за счет увеличения сопротивления конденсаторов фильтров возникает дополнительная обратная связь на сопротивлениях $R_{ф1}$ и $R_{ф2}$. В связи с этим в таких усилителях применяют параллельное включение развязывающих фильтров $R_{ф1}C_{ф1}$ и $R_{ф2}C_{ф2}$ (рис. 9.97, *в*).

9.8.4. Требования, предъявляемые к схемным решениям каскадов усиления

В усилителях электрических сигналов все схемные решения предназначены для того, чтобы усилить соответствующий параметр в электрической цепи. Основными параметрами электрической цепи, как известно, являются ток, напряжение и мощность. Любой усилитель является усилителем мощности независимо оттого, что усиливается — ток или напряжение. При рассмотрении схемотехнических решений для усилителей основное внимание мы уделяли вопросам построения одиночных каскадов — способам электропитания, обеспечения рабочего режима, стабилизации и компенсации положения рабочей точки, схемам включения усилительных элементов, увеличению коэффициента усиления, влиянию обратных

связей и т.д. Анализируя все схемные решения, можно сделать заключение о том, что каждый каскад решает определенные задачи в процессе усиления сигнала: основная задача — усиление, согласование входных и выходных каскадов, обработка фазового соотношения выходного сигнала по отношению к входному, искажение сигнала и т.д.

Если рассматривать отдельный каскад как самостоятельное устройство, то видно, что каскад может решить только отдельные задачи, но не решает их в комплексе. Это связано с тем, что каждая схема обладает определенными схемотехническими решениями, в которых иногда возникают противоречия при решении разных задач. Для комплексного решения задач в процессе усиления строятся многокаскадные усилители.

Многокаскадный усилитель — сложное электронное устройство, состоящее из отдельных каскадов, каждый из которых решает определенные задачи в процессе усиления электрического сигнала.

Основными составляющими многокаскадных усилителей являются: входное и выходное устройства, предварительный (входной или проходной) усилитель, оконечный (выходной) усилитель (рис. 9.98).



Рис. 9.98. Структурная схема многокаскадного усилителя

Входное устройство служит для передачи сигнала от источника сигнала (ИС) во входной каскад. Его применяют, когда последовательное подключение источника сигнала к усилителю невозможно или нецелесообразно. Входное устройство в виде трансформатора применяется для согласования выходного сопротивления ИС и входного сопротивления первого каскада усилителя, что позволяет также получить наибольшее усиление сигнала на выходе усилителя.

Если сопротивления ИС и входного каскада равны между собой, то устраняется отражение сигнала во входную цепь, отсутствуют дополнительные частотные, фазовые и амплитудные изменения.

Входное устройство используют для преобразования несимметричной входной цепи усилителя в симметричную с помощью симметрирующего трансформатора (рис. 9.99).



Рис. 9.99. Схема включения симметрирующих трансформаторов: *а* — на входе; *б* — на выходе

Симметрированием цепи называют превращение входной цепи из несимметричной в симметричную. В симметричной цепи оба провода выходной цепи не заземлены и имеют равные и противоположные по знаку по отношению к земле напряжения выходного сигнала. Симметрирование позволяет существенно снизить влияние посторонних источников помех на цепь.

Входное устройство используют для исключения прохождения постоянной составляющей тока или напряжения смещения первого усилительного каскада в источник сигнала и попадания постоянной составляющей от источника сигнала на вход первого каскада (рис. 9.100).



Рис. 9.100. Схемы RC-цепей как входные устройства (цепи связи) в усилителях для исключения постоянной составляющей

Предварительный усилитель состоит из одного или нескольких каскадов усиления. Каскады предварительного усиления (КПУ) повышают уровень сигнала до значения, при котором обеспечивается нормальная работа оконечного каскада и заданная мощность на его выходе. Основная особенность КПУ — работа при малых уров-

нях входного сигнала. Качество КПУ определяются коэффициентом усиления по напряжению и току, а выходная мощность и КПД не имеют большого значения. Кроме большого коэффициента усиления, КПУ должен иметь высокие качественные показатели (минимальные частотные, фазовые и нелинейные искажения усиливаемого сигнала) работы. Для этого схемы КПУ должны содержать минимальное число реактивных элементов (трансформаторы, конденсаторы). Малые нелинейные искажения достигаются при работе усилительного элемента (УЭ) в режиме класса *А*.

Каскад предварительного усилителя, связанный с источником сигнала, часто называют входным каскадом. Во входном каскаде, который работает от источника питания с малым внутренним сопротивлением, транзисторы целесообразно включать по схеме с ОБ (ОЭ) с малым входным сопротивлением, однако входное сопротивление предварительного усилителя должно быть достаточно большим, чтобы не шунтировать источник питания. Для этой цели в эмиттерную или в базовую цепь включают резистор. Межкаскадная связь в многокаскадных предварительных усилителях в дискретном исполнении применяется резисторно-емкостная, а в интегральном исполнении — непосредственная.

Для входных и последующих КПУ чаще применяются однотактные усилители, но в интегральной схемотехнике используются и двухтактные балансные дифференциальные каскады, которые обеспечивают высокий коэффициент усиления. Учитывая, что число каскадов предварительного усиления может быть несколько, необходимо согласовать выходное сопротивление предыдущего каскада с входным сопротивлением последующего каскада для пропускания сигнала без затухания. Все последующие каскады предварительного усиления называют проходными каскадами усиления.

Оконечный (выходной) каскад усилителя — это каскад, с которого сигнал, усиленный до заданной мощности или напряжения, поступает в нагрузку. Как и в предварительных каскадах усиления, выбор оптимального варианта определяется теми же основными требованиями, которым должен удовлетворять данный каскад. Соответствие основным требованиям является главным критерием выбора того или иного варианта схемы усилителя.

Рассмотрим наиболее важные требования, которые предъявляются к работе оконечного каскада:

1. Высокий КПД. Для этого необходимо снизить рассеиваемую мощность на УЭ путем согласования выходного сопротивления УЭ с сопротивлением нагрузки. При отсутствии согласования значительная часть мощности будет теряться на УЭ и весьма малая его часть поступит в нагрузку.

2. Максимальная мощность в нагрузке. Это достигается при равенстве выходного сопротивления УЭ и нагрузки. Особенно это важно при низкоомной нагрузке, когда нагрузка включена параллельно с усилительным элементом. Следовательно, в каждом отдельном случае выходное сопротивление рассчитывается в зависимости от нагрузки. Наибольшая отдаваемая мощность в выходном каскаде происходит при низком выходном сопротивлении, т.е. выходное сопротивление меньше, чем сопротивление нагрузки.

3. Минимальные искажения. Это достигается выбором типа УЭ, способа включения УЭ, режима работы, вида межкаскадных связей. Выбор УЭ определяется допустимой мощностью рассеивания, максимальным током и напряжением, а также предельной частотой, на которой может работать усилительный элемент. При небольших мощностях применяют режим класса *A*, а в усилителях большой мощности применяют режимы классов *B*, *AB* или *C*. Искажения в схеме можно снизить путем уменьшения числа реактивных элементов — L и C и выбором режима работы класса *A*.

Выходные (оконечные) каскады могут быть однотактными и двухтактными каскадами. В зависимости от вида межкаскадной связи выходные каскады подразделяются на резисторные, трансформаторные, емкостные, а при отсутствии указанных элементов связи — на бестрансформаторные. Каскады, работающие на активную нагрузку, относят к усилителям мощности, а каскады с нагрузкой емкостного характера — к каскадам усиления напряжения.

Выходное устройство, обеспечивающее согласование выхода выходного (оконечного) каскада с нагрузкой, применяется, когда непосредственное подключение нагрузки к выходу каскада невозможно или нецелесообразно. В таких случаях на выходах используются трансформаторы, которые создают малое сопротивление на выходе усилителя и симметрируют цепь (см. рис. 9.99).

9.9. Усилители постоянного тока

9.9.1. Общие сведения и особенности усилителей постоянного тока

Усилителями постоянного тока (УПТ) называются усилители, коэффициент усиления которых не уменьшается при снижении частоты входного сигнала вплоть до нуля. Такие усилители производят не только усиление постоянной, но и переменной составляющей сигнала, т.е. усиливают электрические колебания с частотой от нуля до высшей граничной частоты, определяемой назначением усилителя. Амплитудно-частотная характеристика такого усилителя приведена на рис. 9.101.



Рис. 9.101. Амплитудно-частотная характеристика усилителя постоянного тока

Из характеристики видно, что при понижении частоты до $f_н = 0$ коэффициент усиления не уменьшается до нуля, а остается неизменным и лишь незначительно уменьшается при критической верхней частоте $f_в$, определенной для данной схемы. В зависимости от схем включения усилительных элементов УПТ усиливают ток, напряжение и мощность. Основное применение УПТ — усиление медленно изменяющихся сигналов, включая и их постоянную составляющую.

Электрические сигналы на входе УПТ во многих случаях малы по величине. Для усиления таких слабых электрических сигналов одного каскада обычно недостаточно, поэтому приходится применять многокаскадный усилитель.

Связь источника питания с входом и выхода усилителя с нагрузкой, а также между каскадами не может быть осуществлена в УПТ с помощью трансформатора и конденсатора, поскольку эти элементы не пропускают постоянную составляющую и с ними $K_U = 0$, при $f_н = 0$.

Для передачи медленно изменяющегося сигнала по тракту усиления необходимы непосредственная или резисторная связь каскадов и полное отсутствие реактивных элементов (С и TV). При

выполнении этих требований возникают определенные трудности, связанные с согласованием режимов работы соседних каскадов по постоянному току, т.е. с заданием точки покоя транзисторов. Так как все усилительные элементы получают питание от источников постоянного тока, то в определенном режиме покоя через них протекает постоянный ток покоя. Любое внешнее или внутреннее изменение в схеме приводит к изменению заданного режима работы и значения тока покоя. К таким изменениям можно отнести нестабильность напряжения питания схемы, температурную и временну́ю нестабильность параметров транзисторов и резисторов, а также низкочастотные шумы и помехи. В результате любого внешнего или внутреннего воздействия изменяется начальный ток покоя, что ведет к изменению выходного напряжения. Это изменение ничем не отличается от изменений, вызванных воздействием полезного сигнала на входе усилителя, и воспринимается как сигнал выхода при отсутствии входного сигнала, т.е. ложный сигнал. Самопроизвольное изменение напряжения на выходе усилителя от начального значения при отсутствии входного сигнала называется *дрейфом нуля усилителя*. Также изменения особенно нежелательны в первых каскадах многокаскадного усилителя, поскольку они усиливаются последующими каскадами. Дрейф нуля в УПТ создает на выходе усилителя медленно изменяющееся выходное напряжение — сигнал, скорость изменения которого зависит от интенсивности внешнего и внутреннего воздействий и параметров элементов схемы.

Другая важная особенность УПТ состоит в том, что при уменьшении начального тока покоя одного каскада уменьшается начальный ток покоя в последующих каскадах в многокаскадных усилителях. Это объясняется тем, что каждый предыдущий каскад для последующего каскада является элементом, создающим определенное смещение для усилительного элемента, и влияет на режим работы, а между каскадами действует не только прямая связь, но и обратная связь по постоянному току.

В усилителях переменного тока режим последующего каскада по постоянному току (режим покоя) определяется только элементами своего каскада. Конденсаторы и трансформаторы, связывающие каскады по переменному току, отделяют их одновременно по постоянному току. Благодаря этому все изменения режима по по-

стоянному току одного из усилительных каскадов переменного тока не влияют на режимы работы по постоянному току других каскадов и практически не влияют на выходное напряжение усилителя.

Отсюда можно сделать вывод о том, что параметры режима покоя в каскадах УПТ рассчитываются с учетом элементов, относящихся к выходной цепи последующего каскада. При выборе схемы каскада особое внимание уделяют стабильности состояния каскадов в режиме покоя в отношении влияния всех действующих факторов, особенно изменения напряжения питания и температуры окружающей среды.

Различают понятия абсолютного и приведенного дрейфа нуля. Под абсолютным дрейфом нуля понимают максимальную амплитуду приращения выходного сигнала ($-U_{\text{вых дрейф}}$) при отсутствии сигнала на входе усилителя ($U_{\Gamma} = 0$). Приведенным дрейфом нуля называется отношение абсолютного дрейфа нуля к коэффициенту усиления усилителя K_U

$$U_{\text{дрейф}} = \frac{\Delta U_{\text{вых дрейф}}}{K_U}.$$

Качество усилителя постоянного тока оценивают по приведенному дрейфу нуля.

Приведенное напряжение дрейфа $U_{\text{дрейф}}$ определяет чувствительность усилителя. Для нормальной работы усилителя напряжение дрейфа $U_{\text{дрейф}}$ не должно превышать заданного минимального напряжения на входе усилителя $U_{\text{вх}}$.

Если напряжение дрейфа на выходе усилителя окажется такого же порядка, что и напряжение сигнала или больше его, то уровень искажений усилителя превышает допустимое значение. Это может вызвать смещение рабочей точки (дрейф нуля) за пределы рабочей области характеристик УЭ. Дрейф нуля в УПТ нежелателен, и при построении практической схемы усилителя принимаются меры для его устранения. Основными способами уменьшения дрейфа нуля являются: стабилизация напряжений и токов всех источников питания, влияющих на режим работы усилительного каскада; применение глубокой ООС; компенсация температурного дрейфа элементами с небольшой зависимостью параметров от температуры (термокомпенсация); использование специальных схем.

По схемному решению УПТ подразделяются на УПТ прямого усиления и с преобразованием. По принципу действия УПТ подразделяются на однотактные и двухтактные (балансные).

9.9.2. Однотактные УПТ прямого усиления

Усилители постоянного тока должны обеспечивать усиление как переменной, так и постоянной составляющей входного сигнала. Все рассмотренные выше усилители для этого не годятся, так как в них связь между каскадами осуществляется реактивными элементами, сопротивление которых зависит от частоты усиливаемого сигнала (конденсаторы или трансформаторы). Для межкаскадной связи в УПТ пригодны детали, сопротивление которых в широком диапазоне частот от $f_н = 0$ и выше остается практически неизменным. В качестве таких элементов могут быть использованы резисторы, стабилитроны, диоды или непосредственное соединение.

К важным задачам при построении схем УПТ относятся: согласование потенциалов сигнала на входе усилителя (в точках соединения каскадов) и на выходе при подключении нагрузки; обеспечение стабильности работы схемы при изменении режимов работы усилительных элементов и параметров других элементов схемы.

Особенности непосредственной связи в каскадах УПТ рассмотрим на примере трехкаскадного усилителя (рис. 9.102).



Рис. 9.102. Схема трехкаскадного однотактного усилителя постоянного тока

В каждом каскаде усилителя транзисторы включены по схеме с ОЭ, каскады соединены между собой непосредственной связью — вывод коллектора и базы соседних каскадов соединены проводником. При такой связи напряжение сигнала с входа одного каскада непосредственно поступает на вход следующего каскада. Одновременно с напряжением сигнала на вход следующего каскада поступает напряжение питания цепи предыдущего каскада.

В каждом каскаде имеются элементы смещения для установки начального режима (точки покоя). В первом каскаде смещение на переходы транзистора VT1 создается фиксированным напряжением резисторного делителя R1 и R2. Во втором каскаде делителем напряжения является цепь из элементов $R_{Э1}$, VT1 и $R_{К1}$. При этом сравнительно большое напряжение $U_{КП1} = U_{КЭ1} + U_{Э1}$ транзистора VT1 прикладывается к эмиттерному переходу VT2, что не дает возможности устанавливать необходимый режим, так как это напряжение велико по сравнению с необходимым напряжением на эмиттерном переходе VT2 ($U_{БЭ2}$), где $U_{КП1}$ — суммарное напряжение, приложенное к эмиттерному переходу VT2 с первого каскада для VT1 в режиме покоя.

Напряжение на коллекторный переход транзистора последующего каскада подается с коллекторного перехода предыдущего каскада (например, на VT2 подается $U_{К1}$ с резистора $R_{К1}$) и это напряжение также значительно больше, чем требуется ($U_{К1} > U_{БК2}$), так как коллекторный резистор ($R_{К1}$) выбирают достаточно большим для создания глубокой ООС и термостабилизации режима работы.

Таким образом, в следующем каскаде резко возрастают эмиттерный и коллекторный токи, что существенно влияет на положение рабочей точки транзистора. В последующих каскадах это может привести к еще большему увеличению токов и нарушению режимов работы усилителя, так как транзистор может оказаться в режиме насыщения. Для исключения этих явлений необходимо компенсировать часть напряжения на эмиттерном и коллекторном переходах. В приведенной схеме компенсация напряжения на эмиттерном переходе осуществляется за счет падения напряжения на резисторе $R_{Э2}$ ($U_{Э2}$) при протекании через него тока эмиттера $I_{Э2}$: $U_{БЭ2} = (U_{КЭ1} + U_{Э1}) - U_{Э2}$.

При связи базы транзистора с коллектором последующего каскада (например, база транзистора VT2 и коллектор транзистора VT1)

напряжение на эмиттерном и коллекторном переходах каждого последующего каскада увеличивается. Так, для компенсации большого напряжения $U_{КП1}$ необходимо соответственно большое сопротивление $R_{Э2}$ в цепи эмиттера транзистора VT2 при малом токе $I_{Э2}$. Большое сопротивление резистора $R_{Э2}$ создает напряжение смещения на эмиттерный переход транзистора VT3 ($U_{КП2} = U_{КЭ2} + U_{Э2}$), которое больше напряжения $U_{КП1}$. Для компенсации напряжения $U_{КП2}$ потребуется увеличение сопротивления резистора $R_{Э3}$. Таким образом, в каждом следующем каскаде сопротивление в цепи эмиттера возрастает ($R_{Э3} > R_{Э2} > R_{Э1}$).

Резисторы $R_{Э3}$, $R_{Э2}$, $R_{Э1}$ в схеме осуществляют не только компенсацию напряжения с предыдущего каскада на эмиттерный переход, но и создают в каждом каскаде местную ООС по току и термостабилизацию положения рабочей точки. Наиболее глубокая ООС получается в последнем каскаде.

Напряжение на коллекторный переход транзистора VT2 подается с резистора $R_{К1}$ и определяется как сумма падений напряжения от токов $I_{К1}$ и $I_{Б2}$, т.е. $U_{К1} = (I_{К1} + I_{Б2})R_{К1}$. В первом каскаде это напряжение велико и поэтому требуется его компенсировать путем повышения сопротивления резистора $R_{К2}$. Падение напряжения на резисторе $R_{К2}$ ($U_{К2}$) создает прямое смещение на коллекторный переход транзистора VT2, уменьшая тем самым суммарное напряжение на коллекторном переходе ($U_{К2}$), равное $U_{БК2} = -U_{К1} + U_{К2}$. В последующих каскадах падение напряжения на коллекторных резисторах уменьшается, так как увеличивается сопротивление в эмиттерной цепи, а соответственно и падение напряжения на эмиттерной нагрузке (например, $U_{К2} = U_К - U_{КЭ2} - U_{Э2}$). Поэтому на коллекторный переход следующего каскада подается меньшее напряжение смещения (например, напряжение $U_{К2}$ на VT3 меньше, чем $U_{К1}$ на VT2, так как $R_{Э2} > R_{Э1}$), чем в предыдущем каскаде. В связи с этим компенсирующее напряжение $U_{К3}$ с резистора $R_{К3}$ необходимо снизить, уменьшив сопротивление резистора $R_{К3}$. Это требование реализуется выбором $R_{К3} < R_{К2} < R_{К1}$.

Резисторы $R_{К1}$, $R_{К2}$ и $R_{К3}$ в схеме создают также и местную ООС, за счет чего осуществляется термокомпенсация положения рабочей точки транзистора.

Рассмотренные схемные решения позволяют сделать вывод о том, что необходимый режим работы каждого каскада в мно-

гокаскадном усилителе можно установить при следующих условиях:

– увеличение сопротивления в эмиттерных цепях каждого следующего каскада ($R_{Э3} > R_{Э2} > R_{Э1}$);

– уменьшение сопротивления в коллекторных цепях каждого последующего каскада ($R_{K3} < R_{K2} < R_{K1}$).

Увеличение сопротивления резисторов $R_Э$ ведет к уменьшению глубины ООС и термокомпенсации, но самым главным результатом является то, что при выполнении всех этих условий снижается коэффициент усиления отдельных каскадов и всей схемы усилителя.

Относительный коэффициент усиления многокаскадного усилителя равен произведению коэффициентов отдельных каскадов $K_U = K_{U1}K_{U2}K_{U3}$.

Для оценки коэффициентов усиления каскадов будем считать, что $R_{вх1} \gg R_г$, $R_{вх2} \gg R_{K1}$, $R_{вх3} \gg R_{K2}$, $R_н \gg R_{K3}$ и т.д. Это соответствует условиям идеального — лучшего усилителя ($R_{вх} \to R_{max}$, $R_{вых} \to R_{min}$). Тогда для расчета коэффициентов усиления каскадов получим выражения:

$$K_{U1} = \frac{R_{K1}}{R_{Э1}}; \quad K_{U2} = \frac{R_{K2}}{R_{Э2}}; \quad K_{U3} = \frac{R_{K3}}{R_{Э3}}.$$

Из формул видно, что коэффициенты усиления каскадов при увеличении $R_Э$ и уменьшении R_K в каскадах уменьшаются от каскада к каскаду и уменьшается общий коэффициент усиления усилителя. В последнем каскаде усилителя может возникнуть условие, когда $R_K \ll R_Э$ и коэффициент усиления станет меньше единицы.

Поэтому между каскадами нерационально выполнять непосредственную связь в многокаскадных усилителях с числом каскадов больше трех.

Недостаток схемы, приведенной на рис. 9.102, можно устранить, видоизменяя ее каскады.

В схеме на рис. 9.103, *а*, сопротивления $R_Э$ уменьшаются за счет включения дополнительного резистора $R_Д$. При включении этого резистора параллельно усилительному элементу (VT2) уменьшается сопротивление цепи: $+U_K \to R_{Э2} \to VT2_{Э\text{-}Б\text{-}K} \to R_{K2} \to -U_K$ за счет параллельного включения цепей:

1-я цепь: эмиттер VT2 $\to VT2_{Э\text{-}Б\text{-}K} \to R_{K2} \to -U_K$;

2-я цепь: эмиттер VT2 $\to R_Д \to -U_K$.



Рис. 9.103. Схемы однотактных усилителей постоянного тока с улучшенными параметрами компенсации постоянной составляющей: *а* — с дополнительным сопротивлением; *б* — со стабилитроном; *в* — с диодом

В результате ток через резистор $R_{Э2}$ увеличивается и возрастает падение напряжения на нем $U_{Э2}$, без увеличения сопротивления $R_{Э2}$, что приводит к повышению коэффициента усиления каскада.

Наилучшая компенсация достигается при включении в цепь стабилитрона (рис. 9.103, *б*), падение напряжения на котором не зависит от протекающего тока. В этом случае напряжение $U_{Э2}$ будет равно $U_{Э2} = U_{РД2} + U_{ст} = I_{Э2}R_{Э2} + U_{ст}$. Так как напряжение на стабилитроне задано и неизменно, то сопротивление резистора $R_{Э2}$ можно выбрать небольшим (как ограничительный элемент в цепи стабилитрона). Для уменьшения сопротивления $R_{Э2}$ можно ввести дополнительный резистор $R_Д$. Уменьшение сопротивления $R_{Э2}$ позволяет повысить коэффициент усиления каскада, так как суммарное сопротивление в эмиттерной цепи, равное $R_{Э2} + r_{ст\ диф}$, где $r_{ст\ диф}$ — дифференциальное сопротивление стабилитрона, мало при пробое стабилитрона.

В качестве элемента термокомпенсации в коллекторной цепи можно использовать диод при обратном включении (рис. 9.103, *в*).

С повышением температуры снижается обратное сопротивление диода VD1. В результате увеличивается коллекторный ток транзис-

тора VT1 и базовый ток VT2, а суммарное падение напряжения на коллекторной нагрузке (VD1) остается неизменным, так как $U_{VD1} = (I_{K1} + I_{Б2})r_{ст\ диф}$, что оставляет неизменным смещение коллекторного перехода транзистора следующего каскада (VT2). Такое схемное решение не требует уменьшения сопротивления в коллекторной цепи следующего каскада (VT2) и поэтому коэффициент усиления каскада не снижается.

Для создания необходимого напряжения смещения в эмиттерном переходе транзистора входного каскада при работе в режиме покоя, т.е. при $U_{вх} = 0$, во входную цепь усилителя (см. рис. 9.102) вводят источник компенсирующего напряжения $U_{комп\ вх}$. Его вводят для того, чтобы при напряжении $U_{вх} = 0$ напряжение смещения $U_{БЭ1}$ не изменялось от необходимого значения напряжения и ток через источник сигнала был равен нулю. В этом случае напряжение с делителя R1 и R2 не будет поступать на источник входного сигнала и обратная передача напряжения с источника входного сигнала на усилитель при $U_{вх} = 0$ будет отсутствовать.

Рассмотрим этот принцип действия на примере схемы, приведенной на рис. 9.104.

При симметричном относительно общей шины источника питания включении источника входного сигнала $U_{вх}$ (рис. 9.104, *б*) в схеме при $U_{вх} = 0$ протекает ток делителя $I_Д$ по цепи: $\perp \rightarrow$ R2 $\rightarrow$ R1 $\rightarrow$ $\rightarrow U_K$ и небольшой ток через источник входного сигнала $I_{вх}$, так как при $U_{вх} = 0$ его внутреннее сопротивление велико. Ток $I_{вх}$, протекающий через источник входного сигнала, создает на его внутреннем



Рис. 9.104. Схема однотактного усилителя постоянного тока: *а* — с компенсирующим напряжением на входе; *б* — без компенсирующего напряжения на входе

сопротивлении падение напряжения, что приводит к появлению дополнительного напряжения на входе усилителя при $U_{вх} = 0$. В результате изменяется положение рабочей точки покоя схемы и появляется сигнал на ее выходе, т.е. возникает дрейф нуля схемы.

Для исключения дрейфа нуля необходимо не допускать появления сигнала с делителя напряжения на источнике входного сигнала. В этом случае применяется схема, приведенная на рис. 9.104, *а*.

Резисторы $R_{комп1}$ и $R_{комп2}$ представляют дополнительный компенсирующий делитель напряжения, образующий с делителем R1 и R2 мост, в диагональ которого включается источник сигнала. Источником питания моста является источник $U_К$. Построение компенсирующего делителя должно быть выполнено с условием, что $U_{БЭ1} = U_{комп1}$ при $R2 = R_{комп2}$ и $R1 = R_{комп1}$. При таких условиях через внутреннее сопротивление источника сигнала при $U_{вх} = 0$ протекают два встречных тока $I_Д$ и $I_{комп}$: ток $I_Д$ по цепи: $\perp \rightarrow R2 \rightarrow$ $\rightarrow r_{0вх} \rightarrow R_{комп2} \rightarrow -U_К$ и ток $I_{комп}$ по цепи: $\perp \rightarrow R_{комп2} \rightarrow r_{0вх} \rightarrow$ $\rightarrow R1 \rightarrow -U_К$.

Так как сопротивления цепей равны, то и токи равны ($I_Д = I_{комп}$), поэтому они взаимно компенсируются, суммарный ток через источник сигнала равен нулю и отсутствует падение напряжения на $r_{0вх}$. Любая нестабильность питающего напряжения не сможет изменить равенство токов $I_Д$ и $I_{комп}$. Поэтому напряжение сигнала при $U_{вх} = 0$ от делителя R1, R2 отсутствует и не возникает дрейф нуля. Это исключает возможность изменения положения рабочей точки покоя усилительного элемента, т.е. дрейф нуля, из-за передачи напряжения с делителя в источник сигнала.

Для компенсации постоянной составляющей на выходе усилителя вводят компенсирующий делитель R3, R4 (см. рис. 9.102), т.е. нагрузку включают в мост, плечи которого состоят из резисторов $R_{Э3}$ и $R_{К3}$, транзистора VT3 и делителя R3, R4. При такой мостовой схеме включения нагрузок, когда в одну диагональ моста включено напряжение питание, а в другую — нагрузка ($U_{вых}$), обеспечивается условие $U_н = 0$ при $U_{вх} = 0$.

Рассмотрим этот принцип действия на примере схемы, приведенной на рис. 9.105.

При симметричном относительно общей шины питания включении нагрузки (рис. 9.105, *а*) ток в нагрузке зависит от положения рабочей точки транзистора VT3. В результате при $U_{вх} = 0$ через



Рис. 9.105. Схема однотактного усилителя постоянного тока: *а* — без компенсирующего напряжения на выходе; *б* — с компенсирующим напряжением на выходе

через нагрузку протекает постоянная составляющая тока, равная $I_н \approx I_{0К3} - I_{0Э3}$. При непосредственной связи в УПТ это приводит к амплитудным искажениям усиливаемого сигнала. Однако еще более вредное действие возникает при нестабильности источника питания. Любое изменение напряжения источника питания в схеме приводит к кратковременным изменениям режима работы транзистора, т.е. к изменению токов покоя транзистора $I_{0К3}$ и $I_{0Э3}$, следовательно, и к изменению тока в нагрузке. Такие кратковременные изменения токов в нагрузке могут быть восприняты как сигнал при $U_{вх} = 0$, т.е. возникает дрейф нуля усилителя.

Для компенсации постоянной составляющей в нагрузке и исключения дрейфа нуля применяют схему, приведенную на рис. 9.105, *б*.

Построение компенсационной мостовой схемы основано на условиях баланса моста, когда $R_{К3} = R3$ и $R4 = R_{Э3} + r_{VT3}$, где r_{VT3} — суммарное дифференциальное сопротивление транзистора, равное $r_{VT3} = r_{диф\ Э} + r_Б + r_{диф\ К}$ и $U_{КЭ3} = U_{комп}$, $U_{RК3} = U_{R3}$.

При выполнении условия баланса моста через нагрузку при $U_{вх} = 0$ протекают два встречных тока $I_{К3}$ и $I_{комп}$: ток $I_{К3}$ по цепи: $\perp \rightarrow R_{Э3} \rightarrow VT3_{Э\text{-}Б\text{-}К} \rightarrow R_н \rightarrow R3 \rightarrow -U_К$ и ток $I_{комп}$ по цепи: $\perp \rightarrow R4 \rightarrow R_н \rightarrow R_{К3} \rightarrow -U_К$. Так как сопротивления цепей равны, то равны и токи $I_{К3}$ и $I_{комп}$, а так как токи встречные, то они взаимно компенсируются и суммарный ток через нагрузку равен нулю.

Из этого можно сделать вывод об отсутствии постоянной составляющей тока через нагрузку. Нестабильность напряжения пи-

тания приводит к одновременному и одинаковому изменению токов $I_{К3}$ и $I_{комп}$, не создавая тока через нагрузку. Таким образом, схема компенсирует постоянную составляющую тока в нагрузке и исключает дрейф нуля при $U_{вх} = 0$.

Рассмотренные схемные решения на входе и выходе усилителя (несимметричное включение источника сигнала и нагрузки) имеют недостаток, который заключается в том, что отсутствует общий провод источника питания при включении источника сигнала и нагрузки.

Из-за отсутствия общего провода между выводами входной и выходной цепей исключается ООС между выходом и входом, что снижает стабильность коэффициента усиления и увеличивает нелинейные искажения в усилителе.

Указанные недостатки устранены в усилителях с потенциометрической межкаскадной связью (рис. 9.106), в которых входная и выходная цепи имеют общий провод, а два источника питания постоянного тока ($U_К$ и $U_{см}$) служат для компенсации излишнего напряжения, поступающего с коллектора предыдущего каскада на базу последующего каскада.

Компенсацию коллекторного напряжения предыдущего каскада можно осуществить с помощью дополнительного источника смещения через делитель напряжения $R_{К1}$, $R_п$ и $R_С$ (рис. 9.106). Вместо двух источников питания $U_К$ и $U_{см}$ можно использовать один источник питания со средней точкой. Такие схемы называются с потенциометрической межкаскадной связью компенсации коллекторного потенциала предыдущего каскада на базу последующего.

Цепочка $R_{К1}$, $R_п$ и $R_С$ обеспечивает смещение на транзистор VT2 и аналогичные цепи могут быть в других последующих каскадах. За счет этой цепи происходит ограничение (компенсация) подачи большого потенциала с коллектора VT1 на базу VT2.



Рис. 9.106. Схема однотактного усилителя постоянного тока с компенсацией коллекторного напряжения

Для компенсации необходимо, чтобы ток покоя коллектора I_{0K} транзистора VT1 был приблизительно равен току $I_{п}$ через резисторы $R_{п}$ и R_{C} и $U_{K} = 2U_{см}$.

В этом случае ток в точке *A* через резистор R_{K1} равен $I_{K} = I_{0K} + I_{п} = 2I_{0K} = 2I_{п}$. В точке *B* алгебраическая сумма токов равна $I_{C} - I_{п} + I_{ОБ} = 0$, где $I_{ОБ}$ — ток покоя базы транзистора VT2. Отсюда следует, что $I_{C} = I_{п} - I_{ОБ} = 0$. При малых значениях тока покоя базы (20—50 мкА) ток через резистор R_{C} (I_{C}) практически зависит от сопротивления резисторов $R_{п}$ и R_{C}, но никак не зависит от тока покоя коллектора транзистора предыдущего каскада (I_{0K}). Ток I_{C} создает падение напряжения на резисторе R_{C}, которое служит смещением на эмиттерном переходе транзистора VT2 и задает режим покоя транзистора VT2. Это указывает на то, что данная цепь смещения защищает последующий каскад от дрейфового сигнала с предыдущего каскада, даже если он и возникает.

Все рассмотренные схемные решения в какой-то мере позволяют снизить дрейф нуля. Однако осуществляется это в основном за счет повышения потребляемой мощности или понижения коэффициента усиления, что не позволяет достичь качественных показателей работы усилительных каскадов. Для построения УПТ с лучшими качественными показателями применяют двухтактные (балансные) усилительные каскады или усилители постоянного тока с преобразованием.

9.9.3. Балансные (двухтактные) УПТ

Дрейф нуля, обусловленный изменением питания, а также колебаниями температуры, существенно снижается в балансных каскадах усиления, которые чаще всего выполнены по двухтактной схеме.

В балансных схемах УПТ используется принцип баланса четырехплечевого уравновешенного моста: два одинаковых однотактных усилительных каскада, работающих в идентичном режиме, образуют два плеча моста, а другими двумя плечами моста являются два одинаковых резистора.

Балансные УПТ могут быть выполнены по схемам параллельного и последовательного баланса. В параллельно-балансном УПТ (рис. 9.107) плечи моста образованы транзисторами VT1 и VT2 и резисторами R_{K1} и R_{K2}. К одной диагонали моста между цепями коллектор—эмиттер подключено напряжение питания U_{K}, а в другую



Рис. 9.107. Схема параллельно-балансного усилителя постоянного тока с симметричным включением одного источника сигнала и симметричным выходом

диагональ моста (между коллекторами транзисторов) включена нагрузка $R_н$. Каскады охвачены общей эмиттерной связью с помощью резистора $R'_Э$.

Схемы двух плеч усилителей на транзисторах VT1 и VT2 работают в активном режиме (режим класса *A*). Транзисторы в схеме каждого каскада включены по схеме с общим эмиттером (ОЭ). При балансе (симметрии) моста (что достигается выбором однотипных транзисторов, равенством резисторов $R_{К1} = R_{К2}$ и симметрированием резисторов R_0 и $R_Э$) и $U_{вх} = 0$ падение напряжения на коллекторных резисторах $R_{К1}$ и $R_{К2}$ одинаковы и напряжение на выходе равно нулю ($U_{вых} = 0$). Это утверждение основано на равенстве коллекторных токов $I_{К1}$ и $I_{К2}$, создающих равные падения напряжения на резисторах $R_{К1}$ и $R_{К2}$ ($U_{К1} = U_{К2}$) и одинаковые по величине и знаку потенциалы коллекторов в точках А и Б.

Изменения напряжения питания $U_К$, температуры окружающей среды и других дестабилизирующих факторов вызовут одинаковые изменения тока в обоих каскадах усиления. В этом случае потенциалы точек А и Б, практически не изменятся, т.е. разность потенциалов будет равна нулю ($U_{вх} = 0$).

Дополнительное стабилизирующее действие на схему оказывает резистор $R'_Э$ общей последовательной отрицательной обратной связи (ООС) в эмиттерной цепи по току. При возрастании напря-

жения питания $U_К$ увеличиваются токи через резистор $R'_Э$ ($I_{Э0} = I_{Э1} + I_{Э2}$). Это приводит к увеличению падений напряжения $U_{RЭ1} = U_{RЭ2}$, которые действуют как обратное смещение на эмиттерные переходы транзисторов VT1 и VT2. В результате уменьшается прямое смещение на эмиттерных переходах транзисторов VT1 и VT2 ($U_{Э1} = U_{R2} - U_{RЭ1}$ и $U_{Э2} = U_{R4} - U_{RЭ2}$) и оба транзистора подзакрываются. При этом токи в коллекторных цепях снижаются, приближаясь к тому значению, при котором была сбалансирована схема. Таким образом, улучшается стабильность начального режима работы усилителей.

9.9.4. Способы включения двухтактного каскада в схемах многокаскадных усилителей постоянного тока

Возможны следующие основные способы включения двухтактного усилителя в усилителях постоянного тока (УПТ):

– с симметричными входами и выходами, когда источник сигнала включается на два входа (точки 1—2) двух усилительных плеч каскада УПТ независимо от общей шины источника питания (рис. 9.107), а нагрузка включается между выходами усилительных каскадов, также независимо от общей шины источника питания (точки А—Б), т.е. этот усилитель работает от одного источника сигнала на два усилительных плеча с одной нагрузкой;

– с несимметричными входами 1—1′ и 2—2′ и симметричным выходом А—Б, когда на каждое плечо схемы включен источник входного сигнала (т.е. два источника сигнала) в точках 1—1′ и 2—2′, а нагрузка включена между выходами усилительных каскадов — коллекторами в точках А—Б (рис. 9.107);

– с несимметричными входами 1—1′ или 2—2′ и симметричным выходом А—Б, когда источник сигнала включен между точками 1—1′ или 2—2′, т.е. на одно плечо усилительного каскада, а нагрузка между входами усилительных каскадов в точках А—Б, т.е. это работа от одного источника сигнала на одно плечо усилителя и одну нагрузку (см. рис. 9.107);

– с симметричным входом 1—2 и несимметричными выходами А—1′ и Б—2′, когда включен один источник сигнала независимо от общей шины источника питания в точках 1—2 и две самостоятельные нагрузки на каждое плечо усилительного каскада в точках А—1′ и Б—2′ (см. рис. 9.107);

– с несимметричными входами 1—1′ и 2—2′ и выходами А—1′ и В—2′, когда на каждое плечо схемы включен источник сигнала и в каждом плече включена самостоятельная нагрузка (см. рис. 9.107).

Рассмотрим работу схемы двухтактного параллельно-балансного усилителя с симметричным включением одного источника сигнала и нагрузки (рис. 9.107). Входное напряжение подводится к одной диагонали моста (точки 1—2), а нагрузка подключается к другой диагонали (точки А—Б). Такое включение источника входного сигнала создает парафазные сигналы на входах каскадов усилителя, т.е. одинаковые по амплитуде, но противоположные по знаку (противофазные), которые называются дифференциальными. Дифференциальное входное напряжение каскада равно $U_{\text{вх диф}} = U_{\text{вх1}} - -(-U_{\text{вх2}})$ и всегда не равно нулю.

При подаче входного сигнала в точки 1 и 2 состояние транзисторов изменяется по-разному. Это видно при рассмотрении протекающего входного тока ($I_{\text{вх}}$) по цепи: $+U_{\text{вх}} \rightarrow$ R1 $\rightarrow -U_{\text{К}} \rightarrow \perp \rightarrow$ $\rightarrow r_{\text{К0}} \rightarrow$ R4 $\rightarrow -U_{\text{вх}}$, где $r_{\text{К0}}$ — внутреннее малое сопротивление источника питания $U_{\text{К}}$. В результате возрастает падение напряжения на резисторе R4 (U_{R4}), которое увеличивает прямое смещение на эмиттерном переходе транзистора VT2 и коллекторный ток $I_{\text{К2}}$ через резистор $\text{R}_{\text{К2}}$. Следовательно, на резисторе $\text{R}_{\text{К2}}$ увеличивается падение напряжения, равное $U_{\text{К2}} = I_{\text{К2}}R_{\text{К2}}$, и повышается положительный потенциал в точке Б. Одновременно увеличиваются суммарный эмиттерный ток $I_{\text{Э}} = I_{\text{Э1}} + I_{\text{Э2}}$ через резистор общей эмиттерной связи $\text{R}'_{\text{Э}}$ и падение напряжения на нем $R'_{\text{RЭ}}$. Это приводит к увеличению обратного смещения на эмиттерном переходе транзистора VT1 и уменьшению прямого смещения $U_{\text{Э1}} = U_{\text{R2}} + + R'_{\text{RЭ}}$. В результате уменьшаются эмиттерный $I_{\text{Э1}}$ и коллекторный токи $I_{\text{К1}}$. За счет уменьшения коллекторного тока $I_{\text{К1}}$ уменьшается падение напряжения (U_{R1}) на резисторе $\text{R}_{\text{К1}}$ и снижается положительный потенциал в точке *А*. Таким образом, потенциалы коллекторов транзисторов VT1 и VT2 получают одинаковые по величине, но противоположные по знаку приращения (в точке А — уменьшение, в точке Б — увеличение), что приводит к разбалансировке моста и появлению на нагрузке разности потенциалов, за счет которой через резистор $\text{R}_{\text{н}}$ протекает ток усиленного сигнала.

Усилитель с двумя входами, в котором сигнал на выходе пропорционален разности потенциалов (амплитуд сигналов) на его вхо-

дах, называется *дифференциальным усилителем*. Амплитуда выходного сигнала в таких усилителях определяется по формуле

$$U_{\text{вых}} = K_{\text{диф}}(U_{\text{вх1}} - U_{\text{вх2}}), \qquad (9.3)$$

где $K_{\text{диф}}$ – дифференциальный коэффициент усиления.

Важнейшим параметром дифференциального усилителя является коэффициент усиления дифференциального (парафазного) сигнала (симметричный вход — симметричный выход). При симметрии схемы балансного усилителя $U_{\text{вых}}$ в два раза превышает изменение потенциала коллектора каждого транзистора. В этом случае выходное напряжение делится во входных цепях транзисторов VT1 и VT2 пополам и равно $U_{\text{вх1}} = 0{,}5U_{\text{вх}}$ (положительный потенциал на входе) и $U_{\text{вх2}} = 0{,}5U_{\text{вх}}$ (отрицательный потенциал на входе).

По формуле (9.3) и значениям напряжения $U_{\text{вх1}}$ и $U_{\text{вх2}}$ вычисляем дифференциальный коэффициент усиления:

$$K_{\text{диф}} = \frac{U_{\text{вых}}}{U_{\text{вх1}} - U_{\text{вх2}}} = \frac{U_{\text{вых}}}{0{,}5U_{\text{вх}} - \left(-0{,}5U_{\text{вх}}\right)} = \frac{U_{\text{вых}}}{U_{\text{вх}}}, \qquad (9.4)$$

т.е. коэффициент усиления дифференциального каскада при симметричных входе и выходе равен коэффициенту усиления однотактного усилителя с ОЭ.

При подаче входного сигнала в схеме с симметричным входом эмиттерные токи $I_{\text{Э1}}$ и $I_{\text{Э2}}$, составляющие общий эмиттерный ток $I_{\text{Э}}$ и протекающие через резистор $\text{R}'_{\text{Э}}$, изменяются противоположно (если $I_{\text{Э2}}$ возрастает, то $I_{\text{Э1}}$ уменьшается, и наоборот), поэтому резистор $\text{R}'_{\text{Э}}$ не вносит отрицательной обратной связи по усиливаемому сигналу в каскады плеч усиления и не снижает коэффициент усиления схемы. В этом состоит преимущество параллельно-балансных схем перед однотактными усилителями.

В схеме на рис. 9.108 показано включение с несимметричным входом от двух источников сигналов $U_{\text{вх1}}$ и $U_{\text{вх2}}$.

Если на двух входах действуют противофазные сигналы $U_{\text{вх1}}$ и $U_{\text{вх2}}$, равные по величине, но противоположной полярности, то их общее напряжение будет равно $U_{\text{вх}} = U_{\text{вх1}} + U_{\text{вх2}}$. При подаче входного сигнала $U_{\text{вх1}}$ увеличивается падение напряжения на резисторе R2 (U_{R2}), прямое смещение на эмиттерном переходе VT1 и коллекторный ток I_{K1}, а на VT2 уменьшаются прямое смещение на эмиттерном переходе и коллекторный ток I_{K2}. При симметрии



Рис. 9.108. Схема параллельно-балансного усилителя постоянного тока с несимметричным входом от двух источников сигнала и симметричным выходом

схемы уменьшение тока I_{K2} и увеличение тока I_{K1} происходят одинаково, что приводит к одинаковым увеличению приращения положительного потенциала в точке А и уменьшению положительного потенциала в точке Б. Выходное напряжение на нагрузке $R_н$ будет равно разностному (дифференциальному) сигналу на выходе двух плеч каскадов усилителя между точками А и Б.

В такой схеме включения противофазных входных сигналов коэффициент усиления в два раза больше, чем в однотактной схеме за счет действия двух источников сигнала.

При синфазной подаче входных сигналов, когда напряжения $U_{вх1}$ и $U_{вх2}$ равны по амплитуде и знаку (полярность входного сигнала $U_{вх2}$ показана на рис. 9.108 в скобках), изменения токов I_{K1} и I_{K2} будут одинаковы по величине и направлению и разностных изменений в точках выхода А и Б не произойдет. В результате напряжение на нагрузке не изменится и будет равно нулю ($U_{вых} = 0$). Это означает, что идеальный дифференциальный усилитель не реагирует (не усиливает) синфазные входные сигналы, что видно из следующей формулы:

$$U_{вых} = K_{диф}(-U_{вх1} - (-U_{вх2})) = K_{диф}(-U_{вх1} + U_{вх2}) = 0$$

$$\text{при } -U_{вх1} = -U_{вх2}, \qquad (9.5)$$

где знак «минус» перед $U_{вх1}$ и $U_{вх2}$ указывает на полярность сигнала на входах плеч каскада дифференциального усилителя.



Рис. 9.109. Схема параллельно-балансного усилителя постоянного тока с несимметричным входом от одного источника сигнала и симметричным выходом

В схеме на рис. 9.109 показано включение с несимметричным входом в точках 1 и 1′ и симметричным выходом в точках А и Б.

При подаче входного сигнала $U_{вх1}$ полярности, указанной на схеме, увеличивается ток через VT1 и потенциал коллектора становится более положительным. За счет эмиттерного тока $I_Э$ на резисторе общей эмиттерной нагрузки возрастает падение напряжения $U'_{RЭ}$, действующее как обратное смещение на эмиттерный переход VT2. Ток через транзистор VT2 уменьшается, а потенциал коллектора становится более отрицательным. Одновременно аналогичное воздействие в виде ООС осуществляется на транзистор VT2, что незначительно снижает ток через VT1. Это можно показать с помощью формул $U_{Э1} = U_{вх1} - U'_{RЭ}$, а $U_{Э2} = -U'_{RЭ}$. Таким образом, повышение потенциала точки А и понижение потенциала точки Б происходит неодинаково и каскад действует как однотактный усилитель, что уменьшает коэффициент усиления. Доказательством разного изменения потенциалов на выходах двух плеч дифференциального усилителя служит также то, что VT1 включен по схеме с ОЭ — входная базовая цепь, а VT2 по схеме с ОБ — входная эмиттерная цепь с резистора $R'_Э$.

В схеме на рис. 9.110 показано включение с симметричным входом (точки 1—2) и несимметричным выходом (точки А—1′ и Б—2′).

На вход усилителя подается дифференциальный входной сигнал, который распределяется поровну на оба плеча каскада дифференциального балансного усилителя. Процессы в схеме происходят аналогично тем, которые описаны для схемы на рис. 9.107. При включении несимметричной нагрузки отдельно на каждое плечо можно получить два выходных сигнала $U_{вых1}$ и $U_{вых2}$, сдвинутых относительно друг друга на 180°. В точке А относительно общей шины 1′(2′) будет положительный потенциал, а в точке Б — отрицательный.



Рис. 9.110. Схема параллельно-балансного усилителя постоянного тока с симметричным входом от одного источника сигнала и несимметричным выходом

Таким образом, при симметричном включении входного сигнала на выходе будем иметь два одинаковых по амплитуде, но разных по знаку выходных сигнала, т.е. противофазные напряжения $U_{вых1}$ и $U_{вых2}$. Коэффициент усиления в такой схеме в 2 раза меньше, чем в схеме на рис. 9.107, так как входной сигнал разделяется на два плеча.

Рассмотрим полярность выходных сигналов относительно каждого входа схемы (рис. 9.110), например $U_{вх1}$ и $U_{вх2}$ относительно $U_{вых1}$ (точка А). В рассматриваемом примере потенциал точки 1 ($U_{вх1}$) — «минус», а в точке 2 ($U_{вх2}$) — «плюс», выход — точка А ($U_{вых1}$) имеет положительный потенциал.

При изменении полярности в точках 1 и 2 соответственно изменится и полярность в точке А. Отсюда видно, что выход А относительно входа 1 является инвертирующим, т.е. полярность выходного сигнала не совпадает с полярностью входного сигнала (находится в противофазе с входным сигналом).

На выходе в точке Б по отношению к входу в точке 1 происходит обратное, т.е. полярность выходного сигнала совпадает с полярностью входного и такой выход является неинвертирующим.

При работе усилителя на несимметричную нагрузку с одним выходом (например, $U_{вых1}$) потенциал в точке А ($U_{вых1}$) всегда совпадает с потенциалом в точке 2 ($U_{вх2}$). Из этого можно сделать заключение о том, что в такой схеме $U_{вх2}$ не инвертирует сигнал на

выходе $U_{вых1}$, а $U_{вх1}$ — инвертирует сигнал на выходе $U_{вых1}$. Поэтому $U_{вх1}$ называют неинвертирующий входом, а $U_{вх2}$ — инвертирующим входом.

В схеме на рис. 9.111 показано несимметричное включение источника сигнала и нагрузки (т.е. схема с несимметричными входом и выходом). В этом случае напряжение сигнала можно подавать на один вход (например, между точками 1 и 1′), а выходное напряжение снимать как с транзистора VT1 (точки А—1′), так и с транзистора VT2 (точки Б—2′).

Рассмотрим работу схемы (рис. 9.111), когда сигнал подается на вход между точками 1 и 1′ ($U_{вх1}$) и снимается с транзистора VT1 (точки А—1′, $U_{вых1}$). Предположим, что источник входного сигнала $U_{вх1}$ имеет полярность, показанную на рис. 9.111. В этом случае увеличивается прямое смещение на эмиттерном переходе транзистора VT1, что приводит к увеличению токов $I_{Э1}$ и $I_{К1}$. Следовательно, при увеличении тока эмиттера $I_{Э1}$ транзистора VT1 увеличивается падение напряжения на резисторе $R'_Э$ ($U'_{RЭ}$), действующее как обратное смещение на эмиттерный переход VT2. В результате уменьшаются ток эмиттера транзистора VT2 ($I_{Э2}$) и падение напряжения $U'_{RЭ}$ на резисторе $R'_Э$ и напряжение обратной связи для VT1 в эмиттерной цепи равно нулю.

Коэффициент усиления в данной схеме $K = K_1K_2$, где K_1 — коэффициент усиления каскада на транзисторе VT1, а K_2 — на транзис-



Рис. 9.111. Схема параллельно-балансного усилителя постоянного тока с несимметричным входом от одного источника сигнала и несимметричным выходом

торе VT2, так как транзистор VT1 включен по схеме с ОК по отношению к VT2, а VT2 — по схеме с ОБ по отношению к VT1. Из этого можно сделать вывод о том, что транзистор VT1 (включенный по схеме с ОК) имеет коэффициент усиления равный единице ($K_U \approx 1$). Транзистор VT2 (включенный по схеме с ОБ) за счет общей эмиттерной связи на резисторе $R'_Э$ снижает свой коэффициент усиления также до единицы ($K_U \approx 1$). Отсюда следует, что общий коэффициент усиления двухтактного усилителя с несимметричным включением источника сигнала и нагрузки, т.е. несимметричным входом и выходом имеет общий коэффициент усиления равный единице ($K = 1$).

Аналогично можно рассмотреть выходной сигнал в точках Б—2′ ($U_{вых2}$). Единственное отличие будет состоять в том, что полярности выходного сигнала будут разные в точках А и Б. В данном примере в точке А — «плюс», а в точке Б — «минус», т.е. сигналы находятся в противофазе.

Такое схемное решение с несимметричным выходом применяют при переходе от однотактной к двухтактной схеме, работающей от двух источников парафазных (противофазных) сигналов или на симметричную нагрузку. В реальных схемах дифференциальных усилителей нельзя обеспечить полную симметрию, поэтому на выходе возможно появление сигнала при отсутствии входных сигналов и при синфазных входных сигналах. В этом случае возможно увеличение коллекторных токов транзисторов и приращение потенциалов, при большом значении которых они резко различаются и возникает дрейфовый сигнал ошибки.

Для получения малых приращений коллекторных токов необходимо увеличить сопротивление резистора общей ООС $R'_Э$, что возможно только до некоторого предела, определяемого минимальными токами транзисторов в схеме. Минимальные токи транзистора определяют его состояние отсечки, когда транзистор вообще не пропускает ток. Кроме того, на резисторе $R'_Э$ будет бесполезно рассеиваться электрическая мощность, что снижает КПД каскада. Поэтому в эмиттерную цепь дифференциального параллельного каскада усилителя целесообразно включать нелинейный элемент, обладающий свойством стабилизации тока транзисторов VT1 и VT2. Таким нелинейным элементом может быть транзистор, например VT3 в схеме на рис. 9.112, работающий как источник стабильного



Рис. 9.112. Схема параллельно-балансного усилителя постоянного тока со стабилизирующими элементами

тока, т.е. элемент схемы, сохраняющий постоянство коллекторного тока $I_{К3}$ при различных изменениях коллекторного напряжения.

Принцип действия схемы стабилизации тока на транзисторе VT3 (эту схему называют генератором стабильного тока — ГСТ) основан на свойствах электронно-дырочного перехода при прямом смещении, когда возрастающий ток инжекции в переходе не вызывает приращения падения напряжения $\Delta U_{диф}$ на дифференциальном сопротивлении эмиттерного перехода транзистора $r_{диф}$ (рис. 9.113).



Рис. 9.113. Вольт-амперная характеристика диода как нелинейного элемента для стабилизации

Транзистор VT3 (см. рис. 9.112) включен по схеме с ОЭ со смещением фиксированным напряжением делителя. Делитель напряжения построен на резисторе R7 и диоде VD1. Диод VD1, включенный под прямое смещение, имеет характеристику, аналогичную характеристике эмиттерного перехода транзистора (см. рис. 9.113). Падение напряжения на диоде VD1 ($\Delta U_{диф}$) стабильно, следовательно, стабильно и напряжение на эмиттерном переходе VT3, которое равно приращению падения напряжения

на диоде ($\Delta U_{диф}$). В результате процесс инжекции в эмиттерном переходе VT3 оказывается стабильным. Это позволяет судить и о стабильности коллекторного тока $I_{К3}$, который равен эмиттерному току $I'_{Э}$ дифференциального усилителя ($I_{К3} = I_{Э1} + I_{Э2} = I'_{Э}$). Транзистор VT3, включенный по схеме с ОЭ, обладает сравнительно малым сопротивлением по постоянному току (единицы килоом), что снижает потребляемую мощность, а за счет стабильности его коллекторного тока $I_{К3}$ стабилизируется эмиттерный ток $I'_{Э}$ и не возрастают коллекторные токи $I_{К1}$ и $I_{К3}$. Это исключает появление разностного сигнала на выходе дифференциального усилителя при отсутствии $U_{вх1}$ и $U_{вх2}$ и при подаче синфазных сигналов на эти входы.

Рассмотренные схемы двухтактных (дифференциальных) каскадов УПТ аналогично строятся на полевых транзисторах.

Дифференциальные усилительные каскады являются в настоящее время распространенной конфигурацией схем в интегральном исполнении, и в частности интегральных операционных усилителей.

9.9.5. Последовательно-балансные каскады усилителей постоянного тока

В последовательно-балансной схеме УПТ имеется мост, в два плеча которого включены две одинаковые схемы однотактных усилителей, а в два других — резисторы. Рассмотрим схему последовательно-балансного УПТ на примере схемы, приведенной на рис. 9.114. Мост состоит из четырех плеч, в два из которых включены схемы однотактных усилителей на транзисторах VT1 и VT2, а в два других плеча включены резисторы R7, R8 и R9. Балансировка моста осуществляется с помощью резистора R8, который входит в каждый из двух резисторных плеч. Входной сигнал подается на вход усилителя на транзисторе VT2, а транзистор VT1 служит конструктивной нагрузкой для транзистора VT2. Каскад имеет несимметричный вход и требуется компенсация постоянной составляющей выходного сигнала, которая осуществляется делителем напряжения из двух одинаковых резисторов R7 = R9. При включении напряжения питания $U_К$ и при $U_{вх} = 0$ протекают токи через транзисторы и делитель напряжения и создается падение напряжения $U_{VT1} = U_{VT2}$ и $U_{R7} = U_{R9}$. Отсюда следует, что потенциалы в



Рис. 9.114. Схема последовательно-балансной схемы усилителя постоянного тока

точках входа 1 и 2 равны нулю, т.е. что разность потенциалов на выходе схемы равна нулю.

Рассмотрим работу схемы при $U_{вх} > 0$ на примере сигнала, полярность которого показана на схеме, приведенной на рис. 9.114. При отрицательном потенциале на базе транзистора VT2 происходит увеличение прямого смещения на его эмиттерном переходе и уменьшение его дифференциального сопротивления транзистора. В транзисторе увеличивается коллекторный ток $I_{К2}$, равный эмиттерному току $I_{Э1}$, за счет чего увеличивается падение на резисторе R5 (U_{R5}). Это напряжение действует на эмиттерный переход транзистора VT1 как обратное смещение (ООС), уменьшается прямое смещение и увеличивается дифференциальное сопротивление транзистора VT1. В результате нарушается баланс моста $U_{VT1} > U_{VT2}$ и на выходе схемы появляется сигнал положительной полярности в точке 1, т.е. возникает разность потенциалов в точках 1 и 2. Так как VT2 включен по схеме с ОК и оба транзистора включены последовательно, то коэффициент усиления такой схемы невысокий. Схема имеет несимметричный выход, так как выход в схеме на транзисторе VT1 — с эмиттера, а на транзисторе VT2 — с коллектора.

Последовательно-балансные схемы УПТ обладают меньшим коэффициентом усиления, чем параллельно-балансные, и меньшим КПД за счет потерь на делителях компенсации, поэтому эти схемы не находят широкого применения как усилительные. Их применяют как промежуточные (согласующие) схемы для согласования однотактных усилительных каскадов.

9.9.6. Усилители постоянного тока с преобразованием

Анализ работы усилителей постоянного тока прямого усиления позволяет сделать вывод, что основным их недостатком является

дрейф нуля. Применение балансных схем усилителей и стабилизированных источников питания позволяет снизить дрейф нуля до сотен, в лучшем случае до нескольких десятков микровольт. Такой дрейф в УПТ не позволяет их использовать в чувствительных усилителях для медленно изменяющихся во времени сигналов, если само входное напряжение медленно изменяется, а также действуют факторы, влияющие на параметры усилителя — изменения температуры, нестабильность питающего напряжения и т.д. В усилителях переменного тока дрейф нуля отсутствует, поэтому их чувствительность значительно больше.

Для использования этого свойства усилителей переменного тока необходимо малые сигналы постоянного тока преобразовать в сигналы переменного тока, а затем усиливать сигнал переменного тока.

Поэтому для усиления сигналов с входным напряжением меньше сотни микровольт (очень малых) используют усилители постоянного тока с преобразованием частоты. Структурная схема УПТ с преобразованием частоты приведена на рис. 9.115.

Принцип действия УПТ с преобразованием частоты заключается в том, что напряжение медленно изменяющегося сигнала преобразуется в напряжение переменного тока, амплитуда которого изменяется пропорционально изменению амплитуды входного сигнала. На выходе усилителя включен выпрямитель, который выпрямляет усиливаемый сигнал в соответствии с полярностью указанного сигнала.

Преобразование входного сигнала постоянного напряжения в переменное напряжение ($U_м$) осуществляется с помощью преобразователя частоты — модулятора. Сигнал переменного тока преобразуется в исходный сигнал на выходе усилителя с фазочувствительным



Рис. 9.115. Структурная схема усилителя постоянного тока с преобразованием

выпрямителем — демодулятором ($U_{вых}$). На модулятор и демодулятор от вспомогательного генератора (Г) подается напряжение синусоидальной или прямоугольной формы, которое называется напряжением несущей или опорной частоты ($U_{оп}$). Фильтр несущих частот (ФНЧ) на выходе демодулятора выделяет полный спектр сигнала ($U_{ф}$) и не пропускает на выход несущую частоту и ее гармоники, т.е. фильтрует выходное напряжение.

Временны́е диаграммы работы УПТ с преобразователем приведены на рис. 9.116. Частота колебаний ($f_{оп}$) модулирующего источника сигнала (генератор Г), т.е. генератора опорного напряжения несущей частоты, должна в 10—20 раз превышать верхнюю частоту спектра преобразуемого входного сигнала, иначе на выходе усилителя форма сигнала окажется искаженной. В результате на выходе модулятора будем иметь переменный сигнал с периодически меняющейся полярностью (рис. 9.116, *г*) в зависимости от изменения полярности входного сигнала и огибающей, соответствующей закону изменения напряжения входного напряжения (рис. 9.116, *д*). Таким образом, при изменении знака входного напряжения ($U_{вх}$) фаза переменного напряжения на выходе модулятора ($U_{м}$) изменяется на противоположную (точка А на рис. 9.116). Благодаря трансформаторной связи постоянная составляющая выходного напряжения модулятора отсутствует. Дрейф нуля УПТ с преобразователем определяется фактически только дрейфом модулятора, поэтому усилитель переменного напряжения практически не имеет дрейфа, а дрейфом демодулятора можно пренебречь, так как на его вход подается большое напряжение, значительно превышающее напряжение возможных помех.

Наибольшее распространение в настоящее время получили модуляторы и демодуляторы на транзисторах. Модуляторы могут быть выполнены как по однотактной, так и по двухтактной схеме. Демодуляторы могут работать на дифференциальную и недифференциальную нагрузку, а также могут быть выполнены по однополупериодной или двухполупериодной схеме.

Схема однотактного (однополупериодного) модулятора представлена на рис. 9.117. Работа схемы основана на зависимости сопротивления перехода эмиттер—коллектор транзистора от величины и полярности напряжения между базой и одним из управляющих электродов транзистора (эмиттер или коллектор). В данной схеме



Рис. 9.116. Временны́е диаграммы напряжений на элементах усилителя постоянного тока с преобразованием: *а* — с генератора опорного напряжения; *б* — входное напряжение; *в* — с двухполупериодного модулятора; *г* — с усилителя; *д* — с демодулятора



Рис. 9.117. Схема однотактного модулятора

управляющим служит коллекторный переход (это дает наилучшие результаты). Такое инверсное включение транзистора создает схему эмиттерного повторителя с коэффициентом усиления, равным единице. На этот переход подается опорное напряжение с частотой $f_{оп}$ и амплитудой выше амплитуды входного сигнала. Входное постоянное напряжение ($U_{вх}$) включено в коллекторную цепь транзистора.

Транзистор периодически открывается и закрывается модулирующим напряжением $U_{оп}$. В открытом состоянии транзистор насыщен и представляет малое сопротивление для $U_{вх}$. В закрытом состоянии через транзистор течет только тепловой ток $I_{КЭ\ обр}$ и сопротивление транзистора — бесконечно большое для $U_{вх}$. В результате на выходе модулятора ток и напряжение $U_{вх}$ изменяются с частотой $f_{оп}$. Напряжение подается на вход усилителя переменного тока, имея вид, показанный на рис. 9.116, *в*. Связь модулятора с усилителем может быть осуществлена через разделительный трансформатор или конденсатор.



Рис. 9.118. Схема двухтактного модулятора

Дрейф в усилителях с преобразованием возможен из-за нестабильности теплового тока транзистора и остаточного напряжения в схеме модулятора. Для устранения дрейфа из-за теплового тока применяются двухтактные схемы модуляторов (рис. 9.118).

В двухтактной (двухполупериодной) схеме модулятора модулирующий сигнал $U_{оп}$ создает на базах транзисторов VT1 и VT2 противофазные напряжения $U_{Б1}$ и $U_{Б2}$, обеспечивающие противоположные состояния транзисторов. Для уменьшения остаточного напряжения в схеме модулятора управляющие напряжения $U_{Б1}$ и $U_{Б2}$ подаются в коллекторный переход.

Полярность противофазных напряжений меняется с каждым периодом $U_{оп}$. Пусть в течение одного полупериода $U_{оп}$ на базу транзистора VT1 поступает положительный потенциал, тогда транзистор VT1 будет закрыт. Одновременно на базу VT2 поступает отрицательный потенциал, при этом транзистор VT2 открыт и находится в режиме насыщения. Насыщенный транзистор имеет очень малое внутреннее сопротивление и представляет собой цепь, накоротко замкнутую для прохождения напряжения $U_{вх}$. В другой полупериод $U_{оп}$ напряжения $U_{Б1}$ и $U_{Б2}$ изменяют полярность, транзистор VT1 открывается и входит в режим насыщения, а VT2 закрывается (рис. 9.116, *в*).

Остаточное напряжение можно уменьшить, если использовать компенсированные ключи, представляющие собой последовательное встречное включение двух транзисторов, которые открываются и закрываются одновременно под действием модулирующего управляющего опорного (модулирующего) напряжения $U_{оп}$ (рис. 9.119). При открытом состоянии транзисторов их остаточные напряжения компенсируют друг друга.

При положительном потенциале модулирующего напряжения в точке А и отрицательном в точке Б в один из полупериодов $U_{оп}$ транзисторы VT1 и VT2 закрыты и входной сигнал без искажения поступает на выход модулятора $U_{м}$, а далее на вход усилителя переменного тока. При смене полярности в точках А и Б транзисторы VT1 и VT2, работающие в инверсном режиме, находятся в насыщении и их остаточные напряжения компенсируют друг друга.



Рис. 9.119. Схема двухтактного модулятора на компенсированных ключах

В этом случае напряжение на выходе модулятора близко к нулю. Таким образом, на выходе модулятора получим последовательность одиночных импульсов $U_м$ с огибающей, которая соответствует закону изменения входного напряжения. При изменении знака $U_{вх}$ выходные импульсы ($U_м$) также изменяют свою полярность. Временны́е диаграммы сигналов на входе и выходе модулятора, построенного на основе компенсированного ключа и усилителя, показаны на рис. 9.120.



Рис. 9.120 (начало). Временны́е диаграммы напряжений на элементах усилителя постоянного тока с преобразованием: *а* — с генератора опорного напряжения; *б* — входное напряжение; *в* — с модулятора; *г* — с усилителя



Рис. 9.120 (окончание): *д* — с однополупериодного демодулятора (ДМ); *е* — с фильтра

В качестве усилителя переменного тока (нагрузки модулятора) можно применить параллельно-балансный дифференциальный каскад с симметричным входом и несимметричным выходом УПТ или операционный усилитель, на входах и выходах которого включить разделительные трансформаторы или конденсаторы для исключения постоянной составляющей и дрейфа.

Схемы демодуляторов во многом похожи на схемы выпрямителей. Отличительной особенностью схем демодуляторов является наличие генератора опорного (модулирующего) напряжения ($U_{оп}$), имеющего ту же частоту, что и выпрямляемое переменное напряжение на входе усилителя. Поэтому напряжение опорной или несущей частоты одновременно подается как на модулятор, так и на демодулятор.

На рис. 9.121 приведена схема двухполупериодного демодулятора, работающего на дифференциальную нагрузку. Обычно амплитуда $U_{оп}$ больше, чем амплитуда напряжения с усилителя $U_у$, поэтому



Рис. 9.121. Схема двухполупериодного демодулятора

работа диодов управляется опорным напряжением. Если напряжение $U_у = 0$, то при полярности опорного напряжения, которая показана на рис. 9.121, диоды VD1 и VD2 открыты и через нагрузку R1 и R2 протекают токи i_1 и i_2. При симметрии схемы токи i_1 и i_2 равны, поэтому выходное напряжение равно нулю. Во второй полупериод опорного напряжения диоды закрыты и выходное напряжение также равно нулю.

При подаче напряжения с выхода усилителя на вход демодулятора напряжение на одном из диодов совпадает по фазе с опорным напряжением, например на диоде VD1, на другом диоде находится в противофазе. В этом случае на выходе появится напряжение, пропорциональное разности напряжений U_{R1} и U_{R2}. При изменении фазы напряжения $U_у$ изменится полярность входного сигнала ($U_{вых} = U_{R1} + U_{R2}$). Временны́е диаграммы работы показаны на рис. 9.116, *д*.

Схема однополупериодного демодулятора показана на рис. 9.122. В схеме на транзисторе VT построен ключ (прерыватель тока), открытие и закрытие которого определяется сигналом модуляции ($U_{оп}$).



Рис. 9.122. Схема однополупериодного демодулятора с фильтром

При отрицательной полярности модулирующего напряжения ($U_{оп}$) на базе транзистора ключ закрыт, и напряжение с выхода усилителя ($U_{у}$) проходит на выход. При положительной полярности $U_{оп}$ ключ открыт и шунтирует выходное напряжение усилителя. Таким образом, на выход демодулятора поступает выпрямленное напряжение, полярность которого зависит от фазы выходного напряжения усилителя переменного тока. Временны́е диаграммы работы демодулятора показаны на рис. 9.120, *г—е*.

На выходе схемы УПТ с преобразователем устанавливают сглаживающий фильтр низких частот (ФНЧ). ФНЧ пропускает сигналы низкой частоты и шунтирует сигналы высокой частоты, выделяя огибающую переменного выпрямленного напряжения соответствующей формы (рис. 9.120, *е*).

Общим недостатком всех схем усилителей с преобразователями является узкая полоса пропускания, так как модулирующая частота напряжения $U_{оп}$ должна быть в десятки раз выше наибольшей частоты усиливаемого входного сигнала.

Глава 10. ГЕНЕРАТОРЫ СИНУСОИДАЛЬНЫХ КОЛЕБАНИЙ

10.1. Общая характеристика и классификация генераторов электрических колебаний

Генератором электрических колебаний называется устройство, преобразующее различные виды электроэнергии в энергию электрических (электромагнитных) колебаний. Генерирование электрических колебаний осуществляется обычным путем преобразования энергии источников постоянного тока с помощью электронных приборов. В зависимости от типа используемых приборов различают генераторы на электронных лампах, полупроводниковых приборах (транзисторные или диодные генераторы), магнетронных приборах, газоразрядных приборах, а также квантовых генераторах.

Электронными генераторами называют устройства, преобразующие электроэнергию источника постоянного тока в энергию электрических колебаний заданной формы, частоты и мощности.

По форме электрических колебаний различают: генераторы синусоидальных (гармонических) колебаний, импульсные (релаксационные) генераторы, генераторы колебаний специальной формы.

По принципу управления их работой (возбуждения) различают генераторы двух типов — генератор с внешним возбуждением (ждущий) и генератор с самовозбуждением (автогенератор). В генераторах с внешним возбуждением процесс генерации сигналов начинается только при воздействии на схему управляющего сигнала. В генераторах с самовозбуждением процесс генерации сигналов начинается одновременно с включением источника питания в схему.

Необходимыми элементами генераторов электрических колебаний являются: источник электроэнергии (источник электрического напряжения — питания); цепи, в которых возбуждаются и поддерживаются колебания (пассивные цепи); активные цепи, преобразующие энергию источника питания в энергию генерируемых колебаний для восполнения потерь в пассивных цепях.

В качестве пассивных цепей применяют цепи RC-типа или колебательные LC-контуры. Генераторы с цепями RC-типа называются RC-генераторами, а с LC-контурами — LC-генераторами. Активными цепями являются электронные усилители или электронные ключи. Связь между пассивными и активными цепями осуществляется по цепям обратной связи (ОС) — от пассивной цепи к активной. Ниже в данной главе будут рассмотрены только генераторы синусоидальных гармонических колебаний. Простейшим генератором гармонических колебаний может быть контур типа LC.

10.2. Колебательный контур

10.2.1. Свободные колебания в колебательном контуре

Для возбуждения электрических колебаний в диапазоне высоких частот (ВЧ) обычно используется колебательный контур с сосредоточенными параметрами (емкость и индуктивность), где электрические и магнитные поля пространственно разделены.

Электрический колебательный контур — это замкнутая электрическая цепь, состоящая из последовательно соединенных между собой индуктивности и емкости. Электрические колебания, т.е. поочередная передача энергии от одного элемента в цепи контура к другому, возможны только при первоначальном запасе энергии одним или двумя элементами контура. Энергия в элементы контура может подаваться от источника напряжения. По способу включения источника напряжения (U) с элементами контура различают параллельные (рис. 10.1, *а*) и последовательные контуры (рис. 10.1, *б*).

В последовательном контуре напряжение источника питания (U) пропорционально распределяется на элементы контура L и C ($U = U_L + U_C$), а в параллельном контуре напряжение источника первоначальной энергии (питания) действует одинаково на все (оба) элемента контура, и напряжения на элементах контура равны между собой ($U = U_L = U_C$).



Рис. 10.1. Схемы колебательных контуров LC-типа: *а* — параллельный; *б* — последовательный



Рис. 10.2. Схемы реальных колебательных контуров LC-типа: *а* — параллельный; *б* — последовательный

Контур LC-типа является идеальным, если в нем отсутствуют потери при передаче энергии от индуктивности к емкости и обратно, но во всяком реальном контуре, кроме индуктивности и емкости, имеется активное сопротивление *r*, которое распределено в проводе катушки индуктивности и в соединительных проводах и диэлектрике конденсатора. Эквивалентные схемы реальных колебательных контуров LC-типа показаны на рис. 10.2. Активное сопротивление (*r*) вызывает потери энергии в виде выделения тепловой энергии.

Процесс колебаний в колебательном контуре определяется механизмом взаимодействия элементов колебательного контура между собой и с электрической энергией внешнего воздействия, а также энергетическими характеристиками этого воздействия.

Колебания тока и напряжения в колебательном контуре связаны с переходом (превращением) энергии электрического поля конденсатора в энергию магнитного поля катушки индуктивности и обратно. Процессы первоначального накопления энергии в элементах контура (катушке индуктивности и конденсаторе) различаются между собой. Энергия электрического поля конденсатора определяется по формуле $W = CU^2/2$ и зависит от напряжения, подведенного к контуру, а энергия магнитного поля катушки индуктивности зависит от тока, протекающего через нее, и определяется по формуле $W = LI^2/2$.

Свободными колебаниями в контуре называются колебания, возникающие в нем за счет первоначально накопленной энергии в электрическом поле конденсатора либо в магнитном поле катушки индуктивности. В идеальном контуре свободные колебания являются незатухающими, т.е. могут продолжаться бесконечно долгое время. Процесс накопления первоначальной энергии в конденсаторе возможен при подключении напряжения в контуре, а для накопления энергии в катушке индуктивности необходимо протекание тока в цепи контура или воздействие магнитного потока на витки катушки индуктивности.

Рассмотрим процесс создания свободных колебаний в контуре (рис. 10.3), когда первоначальный запас энергии получает конденсатор и активное сопротивление (r) контура равно нулю, т.е. идеальный контур.



Рис. 10.3. Колебательный контур для исследования свободных электрических колебаний в контуре

Если переключатель П в положении 1 (рис. 10.3), конденсатор подключается к источнику питания и заряжается до напряжения источника питания (U) и в электрическом поле между пластинами конденсатора будет запасена энергия W_c (рис. 10.4, *а*).

Если переключатель П перевести в положение 2, конденсатор начинает разряжаться на катушку индуктивности L (рис. 10.4, *б*) и в контуре возникает ток (I_{PC}), который будет нарастать постепенно, так как этому препятствует ЭДС (e_L) самоиндукции (противо-ЭДС) e_L катушки индуктивности (L).

При увеличении тока в катушке, следовательно, и в контуре конденсатор разряжается и напряжение на нем (U_C) падает. Таким образом, нарастание тока в контуре соответствует спаду напряжения на конденсаторе. В момент времени t_1 напряжение на конденсаторе U_C становится равным нулю. При этом ток через катушку (контур) максимален, и вся энергия электрического поля конденсатора переходит в энергию магнитного поля катушки индуктивности W_L, так как контур по условию идеален. Когда конденсатор полностью разряжен, напряжение на его обкладках исчезает, в это время ток в катушке максимальный. Так как в данный момент отсутствует сила (напряжение U_C), поддерживающая ток, то начинает снижаться ЭДС самоиндукции и ток в контуре начинает убывать. В катушке индуктивности L возникает ЭДС самоиндукции обратной полярности, препятствующая уменьшению силы тока. При уменьшении тока происходит перезаряд конденсатора (I_{3C}), в результате которого увеличивается напряжение на его обкладках, противоположное по знаку в первоначальный момент времени t_0 (рис. 10.4, *в*). Когда ток спадает до нуля, напряжение на конденсаторе достигает максимума (t_2). Роль источника в это время выполняет катушка индуктивности.



Рис. 10.4. Свободные электрические колебания в колебательном контуре LC-типа: *а—д* — состояние конденсатора и катушки индуктивности; *е* — волновая диаграмма напряжения и тока в контуре

В момент времени t_2 (см. рис. 10.4, *в*) вся энергия магнитного поля снова переходит в энергию электрического поля конденсатора. При отсутствии потерь в контуре энергия конденсатора полностью передается в катушку индуктивности ($W_C = W_L$). После окончания заряда конденсатора конденсатор начинает разряжаться (I_{PC}) через катушку индуктивности (интервал t_2—t_3) и напряжение на нем уменьшается (рис. 10.4, *г*). Ток в контуре возрастает, но в направлении, противоположном первоначальному направлению при заряде конденсатора (интервал t_0—t_1). В дальнейшем процессы повторяются и носят гармонический (повторяющийся) характер и при отсутствии потерь являются незатухающими, т.е. повторяющимися многократно. В процессе этих изменений (колебаний) на пластинах конденсатора постоянно меняется полярность, т.е. возникает переменное напряжение, а в контуре протекает переменный ток (в разных направлениях). Амплитуды колебаний тока и напряжения зависят от количества первоначально полученной энергии, а период и частота — от параметров контура L и C.

Частоту свободных колебаний в контуре f_0 можно определить из следующих соображений.

При свободных колебаниях к элементам контура (L и C) приложено одно и то же напряжение $U = U_L = U_C$ и через них протекает один и тот же переменный ток $i = i_L = i_C$.

Следовательно, емкость $x_C = \dfrac{U_C}{I_C} = \dfrac{1}{2\pi fC}$ и индуктивность $x_L = \dfrac{U_L}{I_L} = 2\pi fL$ на частоте свободных незатухающих колебаний f_0 также должны быть равны между собой, т.е. $x_L = x_C$ или $2\pi fL = \dfrac{1}{2\pi fC}$. Из этого равенства получим: $f_0 = \dfrac{1}{2\pi\sqrt{LC}}$, где круговая частота равна $\omega_0 = \dfrac{1}{\sqrt{LC}}$.

Время в интервале t_0—t_4, за которое происходит один цикл колебаний напряжения и тока в контуре, т.е. период свободных колебаний, определяется по формуле $T_0 = \dfrac{1}{f_0} = 2\pi\sqrt{LC}$.

Реактивное сопротивление элементов контура на частоте f_0 называют характеристическим или волновым сопротивлением кон-

тура $\rho = \frac{U_m}{I_m} = x_L = x_C = \sqrt{\frac{L}{C}}$. Оно зависит от индуктивности и емкости контура, причем с их увеличением частота незатухающих собственных колебаний уменьшается.

Реальный колебательный контур обладает активным сопротивлением (r), на котором теряется часть энергии (превращается в тепло). Активное сопротивление возникает за счет сопротивления провода катушки индуктивности и соединительных проводов. Тепловые потери возникают также в конденсаторе, определяемые тангенсом угла диэлектрических потерь ($\operatorname{tg}\delta$). В соответствии с этим каждое очередное колебание в контуре будет совершаться с меньшим запасом энергии, поэтому свободные колебания постепенно затухают по амплитуде и через некоторое время исчезают.

Для снижения тепловых потерь энергии подбором элементов L и C стремятся уменьшить активное сопротивление контуров.

Частота затухающих колебаний несмотря на изменение амплитуды остается неизменной в течение всех периодов колебаний в контуре.

Исследования показали, что колебания в реальном контуре возникают лишь при условии $r < 2\sqrt{L/C}$, т.е. меньше двух волновых сопротивлений. В этом случае будут происходить периодические затухающие колебания, в процессе которых первоначальная энергия, запасенная в конденсаторе, в первой четверти периода (t_0—t_1) передается в индуктивность, во второй четверти периода — с L на C, в третьей четверти периода — с C на L и в четвертую четверть периода — с L на C. В каждой четверти периода происходят потери мощности за счет активного сопротивления (r).

Таким образом, мощности на емкости в момент времени t_0 и индуктивности в момент времени t_1 неравны ($Q_L \neq Q_C$). Это неравенство мощностей прослеживается и в другие четверти периода.

Из этого рассуждения можно сделать вывод о том, что за целый период колебаний происходит четыре раза потеря мощности в колебательном контуре и выделение ее на активном сопротивлении (r). Мощность потерь за одну четверть периода можно определить как разность $\Delta Q = Q_L - Q_C$, а за период — $4\Delta Q$. Эта мощность равна мощности, выделенной на активном сопротивлении в виде тепловой энергии (P). В результате суммарная мощность в

контуре за период равна нулю, если предположить, что вся энергия за один период колебаний теряется на активном сопротивлении контура ($P + 4(Q_L - Q_C) = 0$).

Решая это уравнение, можно определить частоту затухающих колебаний:

$$4\left(Q_L - Q_C\right) = -P;\ 4I^2\left(x_L - x_C\right) = -I^2 r;\ 4\left(x_L - x_C\right) = -r;\ 4\left(\omega L - \frac{1}{\omega C}\right) = -r;$$

$$\frac{4\omega^2 LC}{\omega C} = -r;\ 4\omega^2 LC - 4 = \omega Cr;\ 4\omega^2 LC + \omega Cr = 4;\ 4\omega^2 LC + \frac{Cr}{\sqrt{LC}} = 4;$$

$$4\omega^2 LC + \frac{C^2 r^2}{LC} = 4;\ 4\omega^2 L^2 C^2 + C^2 r^2 = 4LC;\ 4\omega^2 L^2 C^2 = 4LC - C^2 r^2;$$

$$\omega^2 = \frac{4LC - C^2 r^2}{4L^2 C^2} = \frac{1}{LC} - \frac{r^2}{4L^2};\ \omega = \sqrt{\frac{1}{LC} - \frac{r^2}{4L^2}}.$$

Из последней формулы видно, что частота затухающих колебаний зависит от индуктивности, емкости и активного сопротивления контура. Поскольку значения элементов контура (L, C, r) неизменны, то неизменна и частота в каждый период колебаний. Чем больше периодов необходимо для полного затухания колебаний в контуре, тем больше потеря энергии на активном сопротивлении. Например, для двух полупериодов она составляет $8(Q_L - Q_C) = -2P$, для трех — $12(Q_L - Q_C) = -3P$ и т.д.

Амплитуды напряжения и тока в контуре уменьшаются по экспоненциальному закону и определяются зависимостями $U(t) = U(0)e^{-\delta t}$ и $I(t) = I(0)e^{-\delta t}$ (рис. 10.5), где $U(0)$ и $I(t)$ — максимальные значения напряжения и тока в начале колебаний, $U(t)$ и $I(t)$ — максимальные значения напряжения и тока в произвольный момент времени колебаний, δ — коэффициент затуханий, который определяется по формуле

$$\delta = \sqrt{\omega_0^2 - \omega^2},$$

где ω — круговая частота затухающих колебаний контура; ω_0 — круговая частота собственных (незатухающих) колебаний контура.

Тогда

$$\delta = \sqrt{\omega_0^2 - \omega^2} = \sqrt{\frac{1}{LC} - \left(\frac{1}{LC} - \frac{r^2}{4L^2}\right)} = \sqrt{\frac{1}{LC} - \frac{1}{LC} + \frac{r^2}{4L^2}} = \frac{r}{2L}.$$



Рис. 10.5. Графики напряжения и тока при электрических затухающих периодических колебаниях в реальном колебательном контуре LC-типа

Затухание колебаний оценивают также с помощью логарифмического декремента (уменьшения) затухания (υ), равного натуральному логарифму отношения напряжения (тока), разделенного во времени на период T_0, т.е.

$$\upsilon = \ln \frac{U(t)}{U(t+T_0)} = \ln \frac{U(0)e^{-\delta t}}{U(0)e^{-\delta(t+T_0)}} = \delta T_0. \qquad (10.1)$$

Подставляя в формулу (10.1) выражения для δ и T_0 и учитывая ρ, получим формулу декремента затухания

$$U = \pi r\sqrt{L/C} = \pi r/\rho = \pi d,$$

где $d = r/\rho$ — затухание контура. Чем меньше d, тем медленнее затухают свободные колебания в контуре. Декремент затухания показывает, какую часть своей энергии теряет контур за половину периода. Декремент затухания — величина, обратная числу колебаний, по истечении которых максимальное значение колеблющейся величины (напряжения или тока) убывает в e раз ($e \approx 2{,}718$).

Величина, обратная d, называется добротностью контура:

$$Q = \frac{1}{d} = \frac{\rho}{r} = \frac{x_L}{r} = \frac{x_C}{r} = \frac{\omega_0 L}{r} = \frac{1}{\omega_0 Cr} = \frac{1}{\frac{1}{\sqrt{LC}}Cr} = \frac{\sqrt{LC}}{Cr} = \frac{LC}{C^2r^2} = \frac{L}{Cr^2} = \frac{1}{r}\sqrt{\frac{L}{C}}.$$

Добротность является важной характеристикой колебательного контура, определяющей его качество. Оно определяется отношением индуктивного или емкостного сопротивления контура на частоте свободных колебаний к активному сопротивлению контура. Хороший контур имеет добротность порядка сотен единиц.

В контурах с небольшим значением активного сопротивления (реальные контуры) всегда возникает апериодические затухающие колебания, так как они хотя бы начинаются и заканчиваются (рис. 10.5). В контуре с очень малой добротностью и большим активным сопротивлением конденсатор не перезаряжается, и свободные колебания вообще не возникают. Такой процесс называется также апериодическим, и он будет происходить, если выполняется неравенство $r \geq 2\sqrt{L/C}$ или $r \geq 2\rho$. Подставив в равенство $Q = \rho/r$, значение r получим $Q = 1/2$. При такой добротности контура возникает апериодический процесс. Графики изменения напряжения и тока в контуре во время апериодического процесса при $Q = 1/2$ приведены на рис. 10.6.



Рис. 10.6. Графики напряжения и тока при апериодическом процессе в реальном колебательном контуре LC-типа с большим активным сопротивлением

С физической точки зрения апериодический процесс в контуре означает, что электрическая энергия, накопленная в конденсаторе в течение первого полупериода, за время его разряда полностью переходит в тепловую энергию.

Чтобы получить незатухающие колебания в реальном колебательном контуре, необходимо для восполнения потерь подключить к контуру источник питания переменной ЭДС. Колебания в контуре, возникающие под воздействием подключенного к нему источника переменной ЭДС, называют *вынужденными*.

Если источник ЭДС включают последовательно с катушкой индуктивности и конденсатором, то образованный таким образом контур называют *последовательным* (рис. 10.7, *а*), а контур, в котором источник переменной ЭДС включен параллельно с ка-



Рис. 10.7. Схемы реальных колебательных контуров LC-типа с включением переменного напряжения для создания вынужденных колебаний: *а* — последовательный; *б* — параллельный

тушкой индуктивности и конденсатором, называют *параллельным* (рис. 10.7, *б*).

10.2.2. Вынужденные колебания в последовательном колебательном контуре

Если к колебательному контуру (рис. 10.7, *а*) подключить источник гармонических электрических колебаний переменного напряжения ($\sim U$) $U = U_m \sin\omega t$, то в начале в цепи возникнут сложные колебания, представляющие собой сумму собственных затухающих и вынужденных гармонических колебаний (переходный процесс). Через некоторое время собственные колебания затухнут и останутся только вынужденные (установившийся режим).

В установившемся режиме под действием переменного напряжения в последовательном контуре протекает переменный ток, действующее значение которого равно:

$$I = U/\mathrm{z},$$

где U — действующее значение напряжения;
z — модуль полного сопротивления контура

$$\mathrm{z} = \sqrt{r^2 + \left(x_L - x_C\right)^2},$$

где x_L — индуктивное сопротивление катушки индуктивности

$$x_L = \omega L;$$

x_C — емкостное сопротивление конденсатора

$$x_C = 1/\omega L;$$

r — активное сопротивление контура.

По второму закону Кирхгофа напряжение U, приложенное к контуру, складывается из напряжения на конденсаторе U_C, катушке индуктивности U_L и активном сопротивлении U_r:

$$U_C = Ix_C;\ U_L = Ix_L;\ U_r = Ir.$$

Наглядное представление о характере изменений напряжений и токов в контуре может дать векторная диаграмма (рис. 10.8), построенная на основании следующих положений.

Напряжение на активном сопротивлении совпадает по фазе с током, на конденсаторе напряжение отстает от тока на 90°, а на индуктивности напряжение опережает ток на 90°. Вектор напряжения U равен геометрической сумме векторов U_r, U_L, U_C. На рис. 10.8, *а*, построена векторная диаграмма при условии неравенства напряжений на реактивных элементах $U_L \neq U_C$, когда $x_L \neq x_C$.

При изменении частоты (ω) источника переменного напряжения, приложенного к контуру, меняется реактивное сопротивление контура $x = x_L - x_C = 1/\omega C$.

На некоторой частоте, когда реактивные сопротивления в контуре оказываются равными между собой ($x_L = x_C$), в контуре наступает резонанс с резонансной частотой ω_p. Реактивное сопротивление контура равно нулю $\left(x = \omega_p L - \dfrac{1}{\omega_p C} = 0\right)$, а полное сопротивление контура равно его активному сопротивлению ($z = r$), т.е. минимально. Тогда амплитуда резонансного тока в контуре будет максимальной: $I = \dfrac{U}{r} = \dfrac{\pi U}{\upsilon\rho}$, где $r = \dfrac{\rho\upsilon}{\pi}$. Такой режим может быть также достигнут изменением параметров индуктивности и емкости при неизмененной частоте питающего напряжения. Идеальный последовательный контур ($r = 0$) при резонансе можно считать цепью, замкнутой накоротко.



Рис. 10.8. Векторные диаграммы напряжения и тока в последовательном колебательном контуре: *а* — при $U_C \neq U_L$ ($x_C \neq x_L$); *б* — при $U_C = U_L$ ($x_C = x_L$)

Из уравнения равенства $x_L = x_C$ легко найти выражение для резонансной частоты подведенного напряжения, на которой возникают незатухающие колебания в контуре, $\omega_p = \frac{1}{\sqrt{LC}}$.

Сравнивая резонансную частоту вынужденных колебаний в последовательном контуре с частотой собственных колебаний, видим, что они равны, т.е. $\omega_p = \omega_0$.

При равенстве реактивных сопротивлений $x_L = x_C$ (т.е. при резонансе) и токов в цепи $I_L = I_C = I$ равны и напряжения на них $U_{Lp} = U_{Cp}$. Разделив обе части равенства на U, получим

$$\frac{U_{Cp}}{U} = \frac{U_{Lp}}{U} = \frac{I_p 1/\omega_p C}{I_p r} = \frac{1}{\omega_p C r} = \frac{I_p \omega_p L}{I_p r} = \frac{\omega_p L}{r} = Q.$$

Отсюда следует, что напряжение на реактивных элементах последовательного контура при резонансе превышает напряжение внешнего источника вынужденных колебаний в Q раз ($U_{Lp} = UQ$, $U_{Cp} = UQ$), поэтому резонанс в последовательном контуре называется резонансом напряжений.

Векторная диаграмма напряжения и токов в последовательном контуре при резонансе напряжения приведена на рис. 10.8, *б*. Векторы напряжений U_L и U_C на реактивных элементах контура при резонансе равны по величине и противоположны по направлению (U_L)$U_{Lp} = U_{Cp}$(U_C). Последнее означает, что переменные напряжения U_{Lp} и U_{Cp} сдвинуты по фазе друг относительно друга на угол 180°. Вектор общего напряжения (U) совпадает по направлению с вектором тока при резонансе I_p, равны и реактивные мощности цепи $Q_{Lp} - Q_{Cp} = Q = 0$. Это означает, что при резонансе напряжения между индуктивностью и емкостью происходит полный обмен энергией. При этом энергия магнитного поля катушки переходит в энергию электрического поля конденсатора, и наоборот. Источник переменного напряжения не участвует в обмене энергией и доставляет энергию лишь активному сопротивлению цепи r.

Сопротивления элементов контура и его полное сопротивление (x_L, x_C, z) сильно зависят от частоты (ω) подведенного переменного напряжения U. Графики зависимости (изменения) сопротивлений от частоты подведенного напряжения в последовательном контуре приведены на рис. 10.9, *а*.



Рис. 10.9. Амплитудно- и фазочастотные характеристики (резонансные кривые) последовательного колебательного контура: *а* — сопротивлений; *б* — фазы колебаний (угол сдвига фаз); *в* — тока и напряжений

Индуктивное сопротивление $x_L = \varphi(\omega)$ прямо пропорционально (прямая линия), а емкостное сопротивление $x_C = \varphi(\omega)$ — обратно пропорционально (гипербола). Активное сопротивление контура графически отражается прямой линией, параллельной оси частоты, т.е. активное сопротивление не зависит от частоты. График полного сопротивления $z = \varphi(\omega)$ — парабола, отражающая графическую сумму зависимостей всех сопротивлений контура от частоты.

Из графиков видно, что если частота напряжения питания (ω) ниже резонансной частоты контура ($\omega < \omega_p$), то емкостное сопротивление больше индуктивного и контур для источника напряжения имеет сопротивление емкостного характера. Если частота напряжения питания (ω) больше резонансной частоты контура ($\omega > \omega_p$), то индуктивное сопротивление больше емкостного и контур имеет сопротивление индуктивного характера. При изменении частоты подведенного напряжения, отличающейся от резонансной частоты, полное сопротивление цепи $z = \varphi(\omega)$ увеличивается и становится больше активного сопротивления.

При изменении частоты подведенного напряжения будут также изменятся и ток (I), и напряжения (U_r, U_L и U_C), и мощности (P, Q и S), и угол сдвига фаз (φ) между напряжением и током. Кривые зависимости амплитуды и фазы вынужденных колебаний от частоты ω называются разонансными кривыми. По существу это амплитудно-частотная и фазочастотная характеристики колебательного контура (рис. 10.9, *б* и *в*).

Ток в цепи (рис. 10.9, *б*) увеличивается от нуля при $\omega = 0$, когда $z = \infty$ (рис. 10.9, *а*), до наибольшего — резонансного ($I_p = U/r$) при резонансной частоте ω_p, а затем уменьшается до нуля при $\omega = \infty$. Угол сдвига фаз напряжения и тока φ (рис. 10.9, *б*) также зависит от частоты напряжения источника вынужденных колебаний переменного напряжения. При резонансной частоте ω_p напряжение и ток совпадают по фазе, цепь имеет активный характер и угол $\varphi = 0$. При увеличении частоты от ω_p до ∞ угол φ изменяется (увеличивается) от 0 до +90°, а в цепи преобладает индуктивность. Если частоту напряжения источника вынужденных колебаний переменного напряжения уменьшить от ω_p до 0, то угол φ будет изменяться (увеличиваться) от 0 до –90°, а в цепи преобладает емкость. Таким образом, при увеличении частоты от 0 до ∞ угол φ изменя-

ется (уменьшается) от −90° до 0 при резонансной частоте, а затем изменяется (увеличивается) до +90°. При этом цепь сначала имеет емкостной, затем активный и, наконец, индуктивный характер.

Максимальное напряжение на индуктивности ($U_{L\ max}$) достигается на частоте ω_L, а затем плавно уменьшается до напряжения источника питания (U). Напряжение на емкости при $\omega = 0$ равно напряжению на зажимах цепи (U) и при частоте ω_C достигает максимального значения ($U_{C\ max}$), которое равно максимальному значению напряжения на индуктивности ($U_{L\ max} = U_{C\ max}$) при неравных частотах $\omega_L \neq \omega_C$, а затем уменьшается до нуля (рис. 10.9, *в*).

При резонансной частоте ω_p напряжения на индуктивности и емкости равны ($U_L = U_C$), но имеют меньшее значение, чем при ω_L и ω_C, а ток в цепи максимальный. Качество резонанса в контуре определяется добротностью Q. Чем больше добротность контура, тем ближе расположены частоты ω_L и ω_C к резонансной частоте ω_p и тем острее характеристики I, U_L и U_C.

Вблизи резонансной частоты ω_p можно выделить области частот, в пределах которых ток в контуре не меньше $0{,}707(1/\sqrt{2})$ от резонансного значения I_p ($I = 0{,}707 I_p$ или $I = I_p/\sqrt{2}$). На амплитудно-частной характеристике тока в контуре (рис. 10.9, *в*) можно выделить две области частот, в которых значение тока находится в пределах от I_p до $0{,}707 I_p$. Одна область лежит в пределах частот от ω_{p1} до $\omega_p(\Delta\omega_1)$, а другая — от ω_p до ω_{p2} ($\Delta\omega_2$), ширина которых определяется соответственно как $\Delta\omega_1 = \omega_p - \omega_{p1}$ и $\Delta\omega_2 = \omega_{p2} - \omega_p$. Эти диапазоны частот практически равны между собой ($\Delta\omega_1 = \Delta\omega_2$) и называются диапазоном расстройки контура, при котором допустимо явление резонанса в колебательном контуре. Сумма диапазонов частот расстройки колебательного контура называется полосой пропускания контура, которая равна $2\Delta\omega = \Delta\omega_1 + \Delta\omega_2$. Таким образом, полоса пропускания — это диапазон частот, в пределах которого ток в контуре превышает значение $0{,}707 I_p$. Ширина полосы пропускания контура ($2\Delta\omega$) зависит от добротности контура. Чем больше добротность контура, тем у́же резонансная кривая тока и меньше полоса частот. Приблизительно полосу частот ($2\Delta\omega$) можно считать равной разности частот ω_C и ω_L, т.е. $2\Delta\omega = \omega_L - \omega_C$. Для точных расчетов это приближение верно только для идеального колебательного контура, в котором отсутствуют активные потери и выполняется равенство частот $\omega_L = \omega_C$.

10.2.3. Вынужденные колебания в параллельном колебательном контуре

При подключении к колебательному контуру (см. рис. 10.7, *б*) источника гармонических колебаний переменного напряжения ($\sim U$) $U = U_m \sin\omega t$ в общей цепи схемы будет протекать переменный ток

$$I = U/\mathrm{z},$$

где z — полное сопротивление контура

$$\mathrm{z} = \frac{\mathrm{z}_1 \mathrm{z}_2}{\mathrm{z}_1 + \mathrm{z}_2},$$

где z_1 — полное сопротивление ветви индуктивности с активным сопротивлением r_1

$$\mathrm{z}_1 = \sqrt{r_1^2 + x_\mathrm{L}^2};$$

z_2 — полное емкостное сопротивление ветви с активным сопротивлением r_2

$$\mathrm{z}_2 = \sqrt{r_2^2 + x_\mathrm{C}^2}.$$

Тогда полное сопротивление контура будет равно

$$\mathrm{z} = \frac{\sqrt{r_1^2 + x_\mathrm{L}^2}\sqrt{r_2^2 + x_\mathrm{C}^2}}{\sqrt{r_1^2 + x_\mathrm{L}^2} + \sqrt{r_2^2 + x_\mathrm{C}^2}}.$$

Общее сопротивление проще определить через проводимости ветвей, т.е. методом проводимости, когда полная проводимость ветви с индуктивностью равна

$$y_\mathrm{L} = 1/\mathrm{z}_\mathrm{L} = \sqrt{g_\mathrm{L}^2 - b_\mathrm{L}^2},$$

где g_L — активная проводимость ветви; b_L — реактивная проводимость ветви, которые определяются по формулам

$$g_\mathrm{L} = I_{\mathrm{a}2}/U = I_\mathrm{L}\cos\varphi_\mathrm{L}/U,$$

где $\cos\varphi_\mathrm{L} = r_1/\mathrm{z}_\mathrm{L}$ и $I_\mathrm{L} = U/\mathrm{z}_\mathrm{L}$,
отсюда

$$g_L = \frac{\left(U/\mathrm{z}_\mathrm{L}\right)\left(r_1/\mathrm{z}_\mathrm{L}\right)}{U} = \frac{r_1}{\mathrm{z}_\mathrm{L}^2},$$

и

$$b_\mathrm{L} = I_{\mathrm{p}2}/U = I_\mathrm{L}\sin\varphi_\mathrm{L}/U,$$

где $\sin\varphi_\mathrm{L} = x_\mathrm{L}/\mathrm{z}_\mathrm{L}$ и $I_\mathrm{L} = U/\mathrm{z}_\mathrm{L}$,
отсюда

$$b_\mathrm{L} = \frac{\left(U/\mathrm{z}_\mathrm{L}\right)\left(x_\mathrm{L}/\mathrm{z}_\mathrm{L}\right)}{U} = \frac{x_\mathrm{L}}{\mathrm{z}_\mathrm{L}^2}.$$

Тогда полная проводимость ветви с индуктивностью равна

$$y_{\mathrm{L}} = \sqrt{g_{\mathrm{L}}^2 + b_{\mathrm{L}}^2} = \sqrt{\left(\frac{r_1}{\mathrm{z}_{\mathrm{L}}^2}\right)^2 + \left(\frac{x_{\mathrm{L}}}{\mathrm{z}_{\mathrm{L}}^2}\right)^2}.$$

Аналогично определяется активная, реактивная и полная проводимость ветви с емкостью:

$$g_{\mathrm{C}} = \frac{r_2}{\mathrm{z}_{\mathrm{C}}^2},\ b_C = \frac{x_C}{\mathrm{z}_{\mathrm{C}}^2},\ y_C = \sqrt{g_{\mathrm{C}}^2 + b_{\mathrm{C}}^2}.$$

Полная проводимость всего параллельного контура

$$y = \sqrt{g^2 + b^2},$$

где g — полная активная проводимость контура

$$g = g_{\mathrm{L}} + g_{\mathrm{C}};$$

b — полная реактивная проводимость контура

$$b = b_{\mathrm{L}} - b_{\mathrm{C}}.$$

Отсюда полная проводимость параллельного контура определяется по формуле

$$y = \sqrt{\left(g_{\mathrm{L}} + g_{\mathrm{C}}\right)^2 + \left(b_{\mathrm{L}} - b_{\mathrm{C}}\right)^2}.$$

Для определения токов соответствующие проводимости необходимо умножить на напряжение внешнего источника энергии (U): $I_{\mathrm{L}} = U_{\mathrm{yL}}$; $I_{\mathrm{C}} = U_{\mathrm{yC}}$; $I = U_{\mathrm{y}}$, или через значение сопротивления по формулам: ток в ветви с индуктивностью $I_{\mathrm{L}} = U \Big/ \mathrm{z}_{\mathrm{L}} = U \Big/ \sqrt{r_1^2 + x_{\mathrm{L}}^2}$; ток в ветви с емкостью $I_{\mathrm{C}} = U \Big/ \mathrm{z}_{\mathrm{C}} = U \Big/ \sqrt{r_1^2 + x_{\mathrm{C}}^2}$; ток в неразветвленной части цепи $I = U/\mathrm{z}$.

Зная, что вектор тока в индуктивной ветви I_{L} отстает по фазе от подведенного напряжения U, а вектор тока в емкостной ветви I_{C} опережает это же напряжение, можно построить векторную диаграмму. Значение угла отставания и опережения тока в каждой ветви колебательного контура (I_{L} и I_{C}) относительно подведенного напряжения (U) зависит от следующих параметров: активного и индуктивного сопротивления катушки индуктивности, активного и емкостного сопротивления конденсатора и частоты подведенного напряжения к контуру. На векторной диаграмме, приведенной на рис. 10.10, *а*, векторы токов показаны для следующего примера:



Рис. 10.10. Векторные диаграммы напряжения и токов в параллельном колебательном контуре: *а*, *б* — без резонанса; *в* — при резонансе ($r \neq 0$); *г* — при резонансе ($r = 0$)

в индуктивной ветви с отставанием от подведенного напряжения на угол φ_1, в емкостной ветви с опережением на угол φ_2. Неравенство углов φ_1 и φ_2 и токов I_L и I_C указывает на то, что полные сопротивления параллельных ветвей не равны между собой. Вектор тока в общей цепи I равен геометрической сумме векторов токов I_C и I_L. Вектор общего тока в неразветвленной части цепи опережает по фазе напряжение на угол φ, что указывает на активно-емкостной характер сопротивления в колебательном контуре, т.е. преобладает емкостная ветвь.

Проекции векторов общих токов (I_L, I_C, I) на вектор напряжения (U) позволяют определить активные составляющие токов в ветвях I_{aL}, I_{aC} и I_a, а проекции векторов токов на перпендикуляр к вектору общего напряжения позволяют определить реактивные

составляющие токов I_{pC} — опережает напряжение на угол 90°, I_{pL} и I_p — отстают от напряжения на угол 90° (рис. 10.10, *б*). Из векторной диаграммы (рис. 10.10, *б*) видно, что реактивная составляющая емкостной ветви больше реактивной составляющей в индуктивной ветви ($I_{pC} > I_{pL}$), что доказывает о преобладании емкостной ветви. Когда же $I_{pL} > I_{pC}$, вся цепь имеет активно-индуктивный характер. При этом ток в общей части цепи будет отставать от напряжения.

Возможен режим, при котором $I_L = I_C$ и равны углы сдвига токов относительно приложенного напряжения ($\varphi_L = \varphi_C$). При этом оказываются равными активные и реактивные составляющие токов в ветвях ($I_{aC} = I_{aL}$, $I_{pC} = I_{pL}$). В этом случае реактивные составляющие токов полностью компенсируют друг друга в общей параллельной цепи, так как сдвинуты относительно друг друга на 180°, а суммарное значение тока в параллельном контуре достигает максимального значения. Ток в неразветвленной части цепи совпадает по фазе с напряжением и равен сумме активных составляющих токов в ветвях ($I = I_a = I_{aL} + I_{aC}$), а его амплитуда зависит только от активных сопротивлений в ветвях и в Q раз меньше, чем амплитуда каждого из токов в индуктивной и емкостной ветви контура. При этом угол сдвига фаз общего тока и напряжения равен нулю. Таким образом, в параллельном колебательном контуре общее эквивалентное сопротивление становится чисто активным и имеет максимальное значение, так как реактивные составляющие токов катушки индуктивности и конденсатора при взаимном уравновешивании не влияют на ток в общей цепи. При этих условиях в колебательном контуре возникает резонанс токов, векторная диаграмма напряжения и токов для которого показана на рис. 10.10, *в*.

В идеальном контуре (без активных потерь) угол сдвига между токами I_L и I_C равен 180°, т.е. токи внутри контура действуют согласованно друг с другом, увеличивая общую силу тока внутри контура (I_K) до суммарного значения реактивных составляющих токов в ветвях контура при очень малом токе в общей цепи подключения к контуру. При этом в контуре практически отсутствуют активные составляющие токов, таким образом, отсутствует и ток в общей цепи подключения к контуру, так как активные сопротивления практически равны нулю ($r_1 = r_2 \approx 0$). Поэтому резонанс в параллельном контуре называется резонансом токов. Век-

торная диаграмма напряжения и токов для такого резонанса в контуре приведена на рис. 10.10, *г*.

В реальных условиях в конденсаторе и катушке индуктивности происходят потери энергии за счет активных составляющих в цепи (r_1 и r_2), поэтому токи I_L и I_C в ветвях сдвинуты на угол менее 180°. Сумма этих токов дает ток во внешней цепи $\bar{I} = \bar{I}_C - \bar{I}_L$ (рис. 10.10, *в*).

Резонанс токов в контуре возникает при равенстве реактивных сопротивлений и проводимостей индуктивной и емкостной ветвей контура, т.е. при $x_L = x_C$ или $b_L = b_C$, т.е.

$$\frac{x_L}{z_L^2} = \frac{x_C}{z_C^2} = \frac{\omega L}{r_1^2 + (\omega L)^2} = \frac{\frac{1}{\omega C}}{r_2^2 + \frac{1}{(\omega C)^2}};$$

$$\frac{\omega L}{r_1^2 + \omega^2 L^2} = \frac{\omega^2 C^2}{\omega C\left(\omega^2 C^2 r_2^2 + 1\right)} = \frac{\omega C}{\omega^2 C^2 r_2^2 + 1};$$

$$\omega L\left(\omega^2 C^2 r_2^2 + 1\right) = \omega C\left(r_1^2 + \omega^2 L^2\right);$$

$$L\left(\omega^2 C^2 r_2^2 + 1\right) = C\left(r_1^2 + \omega^2 L^2\right);$$

$$\omega^2\left(-LC^2 r_2^2 + L^2 C\right) = -Cr_1^2 + L;$$

$$\omega^2 = \frac{-Cr_1^2 + L}{-LC^2 r_2^2 + L^2 C}.$$

Разделив числитель и знаменатель в последней формуле на LC^2, получим выражение для резонансной частоты:

$$\omega^2 = \frac{\frac{-Cr_1^2 + L}{L^2 C}}{\frac{-LC^2 r_2^2 + L^2 C}{L^2 C}} = \frac{\frac{1}{LC}\left(\frac{L}{C} - r_1^2\right)}{\frac{L}{C} - r_2^2},$$

отсюда

$$\omega_p = \frac{1}{\sqrt{LC}}\sqrt{\frac{L/C - r_1^2}{L/C - r_2^2}}.$$

Из формулы для определения резонансной частоты видно, что резонанс токов зависит не только от индуктивности и емкости, но и от активных сопротивлений r_1 и r_2. При равенстве активных сопротивлений ($r_1 = r_2$) резонансная частота в параллельном контуре совпадает с резонансной частотой в последовательном контуре, т.е. $\omega_p = 1/\sqrt{LC}$.

При резонансе токов реактивные проводимости ветвей параллельного контура компенсирует друг друга ($b_L = b_C$), поэтому его резонансное сопротивление имеет активный характер. Эквивалентное сопротивление параллельного контура z_{Kp} определяется по формуле

$$z_{Kp} = 1/y_p,$$

где y_p — полная проводимость всей цепи при резонансе в контуре, значение которой определяется по формуле

$$y_p = g = g_L + g_C,$$

где

$$g_L = \frac{r_1}{\gamma_1^2 + \omega^2 L^2} = \frac{r_1}{r_1^2 + \frac{L^2}{LC}} = \frac{r_1}{r_1^2 + \frac{L}{C}} = \frac{r_1}{r_1^2 + \rho^2};$$

$$g_C = \frac{r_2}{r_1^2 + \frac{1}{\omega^2 C^2}} = \frac{r_2}{r_2^2 + \frac{LC}{C^2}} = \frac{r_2}{r_2^2 + \frac{L}{C}} = \frac{r_2}{r_2^2 + \rho^2};$$

$$g = \frac{r_1}{r_1^2 + \rho^2} + \frac{r_2}{r_2^2 + \rho^2}.$$

Так как активное сопротивление r при резонансе мало, то оно незначительно влияет в знаменателе формулы и им можно пренебречь, тогда активная проводимость контура будет равна

$$g = \frac{r_1}{\rho^2} + \frac{r_2}{\rho^2}.$$

При равенстве активных сопротивлений $r = r_1 = r_2$, активную проводимость можно определить по формуле $g = 2r/\rho^2$ с эквивалентным сопротивлением параллельного контура при резонансе тока:

$$z_{Kp} = R_Э = \frac{1}{g} = \frac{\rho^2}{2r} = \frac{L}{2rC} = \sqrt{\frac{L^2}{4r^2C^2}} = \frac{1}{2}\frac{1}{r}\sqrt{\frac{L}{C}}\sqrt{\frac{L}{C}} = \frac{Q\rho}{2}.$$

Необходимо отметить, что при отсутствии активного сопротивления в емкостной цепи, которое практически очень мало, экви-

валентное сопротивление контура при резонансе можно вычислить по формуле

$$z_{Kp} = \rho^2/r = Q\rho.$$

Обратим внимание на то, что полная проводимость всей цепи (g) при резонансе становится максимальной при любом значении частоты источника колебаний. Это видно из формулы проводимости. Так как активное сопротивление в формуле находится в числителе, а при резонансе оно минимально, то и активная проводимость становится минимальной. Однако сопротивление всей цепи будет наибольшим и ток I имеет наименьшее значение и совпадает по фазе с приложенным напряжением U источника напряжения (рис. 10.10, *в*).

Амплитуда тока в общей цепи контура определяется по формуле

$$I = \frac{U}{z_{Kp}} = \frac{U}{Q\rho/2} = \frac{2U}{Q\rho}$$

и в Q раз меньше, чем амплитуда каждого из токов в индуктивной и емкостной цепях контура

$$I_{Lp} = \frac{U}{\sqrt{r_1^2 + x_L^2}} \approx \frac{U}{\rho} \text{ (при } x_L \gg r);$$

$$I_{Cp} = \frac{U}{\sqrt{r_1^2 + x_C^2}} \approx \frac{U}{\rho} \text{ (при } x_C \gg r).$$

Устанавливая допуск $x_L \gg r$ и $x_C \gg r$, в знаменателе дроби можно убрать значение активного сопротивления.

Исследуя формулу эквивалентного сопротивления контура $z_{Kp} = L/2rC$, можно определить частотные зависимости сопротивления, напряжения и тока. Эти зависимости выражаются резонансными кривыми, показанными на рис. 10.11.

С изменением частоты напряжения питания меняется и характер эквивалентного сопротивления параллельного контура. Индуктивное сопротивление прямо пропорционально зависит (прямая линия) от частоты напряжения питания $x_L = \varphi(\omega)$, а емкостное сопротивление $x_C = \varphi(\omega)$ — обратно пропорционально (гипербола). Эквивалентное (полное) сопротивление контура $z = \varphi(\omega)$ имеет параболическую зависимость, отражающую взаимосвязь сопротивле-



Рис. 10.11. Амплитудно- и фазочастотные характеристики (резонансные кривые) параллельного колебательного контура: *а* — сопротивлений; *б* — фазы колебаний (угол сдвига фаз), тока и напряжения; *в* — напряжения и токов

ний двух параллельных ветвей с разным характером реакции сопротивления на изменение частоты напряжения питания.

Из характеристик частотной зависимости сопротивлений в контуре видно, что на частоте ниже резонансной ($\omega < \omega_p$) индуктивное сопротивление меньше емкостного ($x_L < x_C$), большая часть тока будет протекать в индуктивной ветви и сопротивление контура имеет индуктивный характер (рис. 10.11, *а*). На частотах $\omega > \omega_p$ будет преобладать ток в емкостной ветви, а сопротивление контура имеет емкостный характер. Полное (эквивалентное) сопротивление контура при изменении частоты подведенного напряжения, отличающейся от резонансной частоты, уменьшается и становится меньше активного сопротивления контура.

На рис. 10.11, *б*, приведены резонансные кривые тока в общей части цепи $I = \varphi(\omega)$, напряжения $U = \varphi(\omega)$ и угла сдвига фаз напряжения и тока φ. На резонансной частоте (ω_p) напряжение в колебательном контуре (U) имеет наибольшее значение, а ток I в общей (питающей) цепи минимален. На частоте меньше резонансной ($\omega < \omega_p$) преобладает ток в ветви с индуктивностью (I_L), а на частотах больше резонансной ($\omega > \omega_p$) преобладает ток в ветви с емкостью (I_C).

Напряжение в контуре (рис. 10.11, *б*) увеличивается от нуля при $\omega = 0$, когда $z = 0$, до наибольшего — резонансного ($U_p = Iz$) при резонансной частоте ω_p, а затем уменьшается до нуля при $\omega = \infty$. Угол сдвига фаз напряжения и тока φ (рис. 10.11, *б*) также зависит от частоты напряжения источника вынужденных колебаний переменного напряжения. При резонансной частоте ω_p напряжение и ток совпадают по фазе, цепь имеет активный характер и угол $\varphi = 0$. При увеличении частоты от ω_p до ∞ угол φ изменяется (увеличивается) от 0 до $-90°$ и в цепи преобладает емкость. Если частоту напряжения источника вынужденных колебаний переменного напряжения уменьшить от ω_p до 0, то угол φ будет изменяться (увеличиваться) от 0 до $+90°$ и в цепи преобладает индуктивность. Таким образом, при увеличении частоты от 0 до ∞ угол φ изменяется (уменьшается) от $+90°$ до 0 при резонансной частоте, а затем изменяется (увеличивается) до $-90°$. При этом цепь сначала имеет индуктивный, затем активный и, наконец, емкостный характер.

Максимальный ток в индуктивности ($I_{L\,max}$) достигается на частоте ω_L, а затем плавно уменьшается до нуля. Емкостный ток при

$\omega = 0$ равен нулю и при частоте ω_C достигает максимального значения ($I_{C\,max}$), которое равно максимальному значению тока в индуктивности ($I_{C\,max} = I_{L\,max}$) при неравных частотах $\omega_L \neq \omega_C$, а затем уменьшается до тока активной составляющей I_r (рис. 10.11, *в*).

При резонансной частоте ω_p напряжения на индуктивности и емкости равны ($U_L = U_C$), но имеют меньшее значение, чем при ω_L и ω_C, а ток в колебательном контуре максимальный. Вблизи резонансной частоты ω_p можно выделить области частот, в пределах которых напряжение на контуре не меньше $0,707\,(1/\sqrt{2})$ от резонансного значения U_p($U_K = 0,707U_p$ или $U = U_p/\sqrt{2}$). На амплитудно-частотной характеристике напряжения на контуре (рис. 10.11, *в*) можно выделить две области частот, в которых значение напряжения находится в пределах от U_p до $0,707U_p$. Одна область лежит в пределах частот от ω_{p1} до $\omega_p(\Delta\omega_1)$, а другая — от ω_p до ω_{p2} ($\Delta\omega_2$), ширина которых определяется соответственно как $\Delta\omega_1 = \omega_p - \omega_{p1}$ и $\Delta\omega_2 = \omega_{p2} - \omega_p$. Эти диапазоны частот практически равны между собой ($\Delta\omega_1 = \Delta\omega_2$) и называются диапазоном расстройки контура, при котором допустимо явление резонанса в колебательном контуре. Сумма диапазонов частот расстройки колебательного контура называют полосой пропускания контура, которая равна $2\Delta\omega = \Delta\omega_1 + \Delta\omega_2$. Таким образом, полоса пропускания — это диапазон частот, в пределах которого напряжение на контуре превышает значение $0,707U_p$. Ширина полосы пропускания контура ($2\Delta\omega$) зависит от добротности контура. Качество резонанса в контуре определяется добротностью Q. Чем больше добротность контура, тем ближе расположены частоты ω_L и ω_C к резонансной частоте ω_p и тем у́же резонансная кривая напряжения и меньше полоса частот.

Приблизительно полосу частот ($2\Delta\omega$) можно считать равной разности частот ω_C и ω_L, т.е. $2\Delta\omega = \omega_L - \omega_C$. При точных расчетах это приближение верно только для идеального колебательного контура, в котором отсутствуют активные потери и выполняется равенство частот $\omega_L = \omega_C$.

Полоса пропускания по напряжению параллельного контура существенно зависит от внутреннего сопротивления r_0 источника энергии (U), так как внешний источник энергии, включенный параллельно с контуром, шунтирует этот контур.

Если r_0 приблизительно равно сопротивлению контура z, то в параллельном контуре возникает резонанс токов, при котором ток

в общей цепи минимален при максимальном напряжении на контуре. При этом суммарный общий ток в колебательном контуре ($I_К$) во много раз больше, чем ток в общей цепи (I) подключения внешнего источника энергии к контуру.

Колебательные контуры широко применяются в устройствах автоматики и телемеханики, а также в электронных устройствах.

10.2.4. Виды параллельных контуров

Поскольку очень важным условием работы параллельной колебательной системы является согласование внутреннего сопротивления r_0 источника энергии с сопротивлением самого контура $z_К$ для достижения резонанса, то в процессе работы необходимо подбирать сопротивление контура в зависимости от сопротивления источника энергии. Только в этом случае в контуре возможны вынужденные незатухающие колебания. Для решения этой задачи применяют несколько вариантов построения параллельных колебательных контуров.

Одним из вариантов является схема контура с применением регулировочных — переменных — конденсаторов и (или) катушек индуктивности. Такие контуры называются полными, или двухточечными (рис. 10.12, *а* и *б*). Такие контуры относятся к контуру 1-го вида. В качестве регулировочного элемента можно использовать катушку индуктивности, выполненную в виде автотрансформатора (рис. 10.12, *в*). В одну ветвь такого контура включена часть катушки индуктивности L_2, а в другую — L_1 и конденсатор С. Этот контур неполный и относится к контуру 2-го вида. К неполному контуру 3-го вида (рис. 10.12, *г*) относится контур, в котором в одной ветви включен только конденсатор С2, а в другой — конденсатор С1 и катушка индуктивности L.



Рис. 10.12. Виды параллельных колебательных контуров LC-типа: *а*, *б* — полный двухточечный 1-го вида; *в* — неполный трехточечный 2-го вида; *г* — неполный трехточечный 3-го вида

10.2.5. Вынужденные колебания в связанных контурах

В качестве внешнего источника переменной ЭДС колебательного контура, в котором необходимо получить незатухающие вынужденные колебания, можно использовать самостоятельный (вспомогательный) колебательный контур, предназначенный для восполнения тепловых потерь энергии в активном сопротивлении основного колебательного контура (рис. 10.13).



Рис. 10.13. Связанные контуры

В таком колебательном контуре при заряде конденсатора между его обкладками возникает внутреннее электрическое поле — поле поляризации диэлектрика ($E_{пол1}$), которое распространяется вокруг него. В процессе разряда конденсатора C1 и передачи энергии в катушку индуктивности L1 возникает электромагнитное поле катушки индуктивности (M_L). Электрическое и электромагнитное поля колебательного контура 1, воздействуя на соседний колебательный контур 2, возбуждают на его элементах ЭДС, т.е. в катушке индуктивности L2 наводится ЭДС взаимоиндукции, а в конденсаторе C2 возникает внутреннее электрическое поле ($E_{пол2}$), т.е. идет его заряд. За счет ЭДС взаимоиндукции в замкнутом колебательном контуре 2 без источника переменного напряжения U происходит накопление энергии в катушке индуктивности и в конденсаторе. Конденсатор контура 2 заряжается, а затем разряжается, в результате и возникают вынужденные колебания. Если частота вынужденных и собственных колебаний электрического и электромагнитного полей контура 2 совпадают с частотой электромагнитного и электрического полей контура 1, то в контуре 2 могут возникнуть вынужденные незатухающие колебания. Такая связь называется паразитной, так как она не запланирована при построении схемы.

При построении схемных решений с применением колебательных контуров требуется учитывать такую взаимосвязь и влияние контуров друг на друга, так как это может привести к возникновению нежелательных колебательных процессов и срыву (прекращению) заранее заданных колебаний в построенных контурах. При



Рис. 10.14. Схема включения защитных конденсаторов в связанных контурах

разработке схем для устранения паразитной связи катушку индуктивности экранируют от соседнего контура закрытым металлическим экраном или располагают на недопустимом расстоянии воздействия. Для устранения емкостной паразитной связи также применяют металлические экраны, заземленные на корпусе для каждого конденсатора. Экран для катушки выполнен в виде двух параллельных пластин, выполняющих роль защитного конденсатора ($C_{защ}$), а конденсаторы контура помещают между защитными пластинами. На рис. 10.14 в связанных контурах защитные конденсаторы 2 контуров соединены последовательно и их общий вывод заземлен.

Однако процесс взаимосвязи очень часто используют на практике для передачи энергии от одной части схемы в другую.

Два и более колебательных контуров называются связанными, если между ними существует электрическая связь, благодаря которой часть энергии из первого контура может передаваться во второй контур, и наоборот. Контур, отдающий энергию, называется первичным, а контур, потребляющий ее от связанного с ним первичного контура, называется вторичным.

Различают следующие виды связи контуров между собой: трансформаторная (рис. 10.15, *а*), автотрансформаторная (рис. 10.15, *б*) и емкостная (рис. 10.15, *в*, *г*).

При трансформаторной связи (рис. 10.15, *а*) протекающий в первичном контуре переменный ток I_1 создает в катушке индуктивности L1 магнитный поток, который наводит ЭДС взаимоиндукции в катушке индуктивности L2 вторичного контура. Под действием этой ЭДС во вторичном контуре протекает ток I_2, который создает в катушке индуктивности L2 магнитный поток. За счет магнитного потока в катушке индуктивности L2 наводится ЭДС взаимоиндукции в катушке индуктивности L1. Если оба связанных контура настроить в резонанс с частотой $\omega_р$ источника первичного контура U_1, то такой резонанс называется полным. Сопротивление обоих контуров в этом случае чисто активное. Первичный контур является



Рис. 10.15. Схемы связи колебательных контуров: *а* — трансформаторная; *б* — автотрансформаторная; *в* — емкостная внутренняя; *г* — емкостная внешняя

последовательным и в нем возникает резонанс напряжений, а вторичный контур — параллельный — с резонансом токов.

При автотрансформаторной связи (рис. 10.15, *б*) взаимодействие между контурами осуществляется с помощью общей катушке индуктивности L1. Напряжение вторичного контура пропорционально числу витков между точками б и в в катушке и может быть изменено за счет изменения числа витков.

При емкостной связи между контурами напряжение питания вторичного контура зависит от конденсатора связи ($C_{св}$). Емкостную связь можно разделить на внутреннюю и внешнюю. При внутренней обратной связи (рис. 10.15, *в*) с уменьшением емкости связи ($C_{св}$) связь между контурами возрастет, так как в этом случае увеличивается сопротивление связи $x_{св} = 1/\omega C_{св}$ и, как следствие, увеличивается напряжение $U_{св}$. Конденсатор связи создает параллельное соединение двух контуров.

При внешней связи (рис. 10.15, *г*), наоборот, связь возрастает с увеличением емкости конденсатора $C_{св}$, так как уменьшается емкостное сопротивление, соединяющее два контура последовательно.

В обоих случаях с емкостной связью первичный контур последовательный, а вторичный — параллельный.

Величину связи между контурами оценивают коэффициентом связи, который показывает, какую долю (от максимально возможной) составляет ЭДС, наводимая во вторичном контуре.

С помощью связанных контуров можно передать энергию из одной схемы в другую без изменения частоты передаваемого сигнала.

Все рассмотренные выше колебательные контуры и системы способны создать гармонические колебательные процессы и сигналы, получаемые от них. Однако только в колебательных системах, где тепловые потери контура восстанавливаются за счет источника внешней переменной ЭДС, создаются гармонические незатухающие колебания.

Таким образом, можно сделать вывод о том, что колебательный контур LC-типа имеет недостаток — создает затухающие гармонические сигналы. Этот недостаток можно устранить, введя в его цепь источник вынужденных колебаний для восполнения тепловых потерь энергии в контуре.

10.3. Принцип построения и работы генератора синусоидальных (гармонических) колебаний

10.3.1. Основные понятия и требования к построению генераторов гармонических колебаний

Генератором гармонических колебаний называется генератор, выходное напряжение которого изменяется по закону

$$U = U_m \sin(\omega t + \varphi),$$

где U_m — амплитудное значение напряжения; ω — круговая частота; φ — фаза генерации; t — время.

На первый взгляд проблема построения генераторов гармонических колебаний весьма проста, поскольку известно, что электрические гармонические колебания могут возникнуть в колебательной системе типа LC или RC.

На самом деле построение генератора гармонических колебаний, удовлетворяющего заданным требованиям, связано с решением целого ряда задач, из которых основными являются обеспечение незатухающих и заданной формы электрических колебаний.

Основной недостаток LC-контура состоит в том, что в нем возникают затухающие колебания при отсутствии источника, восполняющего потери в контуре.

Чтобы колебания в контуре не затухали из-за потерь энергии, необходимо ее пополнять, воздействуя на контур извне пульсирующим током с той же частотой и фазой, на которой работает колебательный контур. В качестве устройства, создающего пульсирующий сигнал, можно применить электронный (транзисторный) усилитель с положительной обратной связью, структура которого показана на рис. 10.16.



Рис. 10.16. Структурная схема усилителя с положительной обратной связью (ПОС)

В усилителе с положительной обратной связью возникают незатухающие колебания, так как первоначальное изменение напряжения в схеме, возникающее за счет случайных колебаний на входе усилителя, передается по цепи обратной связи снова на вход, усиливается и вызывает еще большее изменение выходного сигнала, т.е. приводит к возбуждению. Для перехода схемы усилителя в режим самовозбуждения должны быть выполнены два условия — баланс амплитуд и баланс фаз.

Баланс амплитуд — это равенство коэффициента усиления усилителя (K) с коэффициентом ослабления цепи обратной связи (β). Определяется формулой $K\beta = 1$, которая показывает, что усилитель усиливает сигнал во столько раз, во сколько его ослабляет цепь обратной связи. При балансе амплитуд энергия источника питания через цепь положительной обратной связи компенсирует потери энергии в схеме усилителя. Если это условие выполняется только для одной частоты, то генерируемые колебания имеют синусоидальную форму.

Баланс фаз — это равенство угла сдвига фаз усилителя ($\varphi_у$) и угла сдвига фаз цепи обратной связи (φ_β). Напомним, что угол сдвига фаз — это фазочастотная характеристика, показывающая изменение фазы выходного сигнала по отношению к входному сигналу в схеме. Равенство $\varphi_у + \varphi_\beta = 0$ называется условием баланса фаз. Таким образом, из этого равенства следует, что суммарный угол сдвига сигнала, проходящего с входа усилителя на выход и далее через цепь обратной связи на вход усилителя, равен нулю. Из этого следует, что фаза сигнала обратной связи (U_β) на входе усилите-

ля совпадает с фазой входного сигнала ($U_{вх}$), и суммарный сигнал на входе усилителя возрастает. В результате происходит возбуждение усилителя и переход его в режим насыщения (возбуждения) и прекращения усилительных свойств.

Проанализируем эти рассуждения на основе теоретического подхода. Как видно из формулы определения коэффициента усиления усилителя с положительной обратной связью, который определяется по формуле $K_\beta = K/(1 - \beta K)$, что при условии баланса фаз и амплитуд, когда $\beta K = 1$, где $K = U_{вых}/U_у$ — коэффициент усиления усилителя без ОС, т.е. когда напряжение обратной связи (U_β) равно нулю ($U_{ос} = U_\beta = 0$) и напряжение на входе усилителя ($U_у$) равно входному $U_у = U_{вх}$; $\beta = U_\beta/U_{вых}$ — коэффициент передачи обратной связи, так как сигнал на входе усилителя ($U_у$), общий сигнал, определяется как сумма сигналов $U_у = U_\beta + U_{вх}$.

В этом случае коэффициент усиления усилителя, охваченного положительной обратной связью, равен бесконечно большой величине ($K_\beta = \infty$), так как знаменатель равенства обращается в ноль. Таким образом, условие $U_{вх} = U_\beta$ является балансом амплитуд в усилителе для перехода схемы в режим самовозбуждения.

Таким образом, условия баланса фаз выполняются, когда сигнал обратной связи совпадает по фазе с входным сигналом на входе усилителя и отсутствует усиление сигнала в цепи обратной связи. Поскольку усилитель имеет фазовый сдвиг выходного сигнала относительно входного 180°, то и цепь связи должна иметь фазовый сдвиг (φ_β) сигнала на ее выходе относительно выхода 180° и в сумме должны быть кратны 2π: $\varphi_{вх} + \varphi_\beta = 2\pi n$, где $n = 0, 1, 2, 3, ...$

При этом транзистор в усилителе переходит в режим насыщения, когда дальнейшее увеличение коллекторного тока невозможно даже при увеличении эмиттерного тока. Это связано с нелинейностью начальных участков выходных характеристик транзистора, а также с тем, что оба перехода транзистора оказываются под напряжением прямого смещения и создается встречная инжекция носителей зарядов из эмиттера в базу и из коллектора в базу. Режим насыщения также определяется свойством транзистора не увеличивать коллекторный ток при возрастании процесса инжекции в эмиттерном переходе и может возникать, когда ток коллектора транзистора ограничен параметрами источника питания. Все это указывает на то, что усилитель теряет свои усилительные свойства.

Таким образом, в режиме насыщения, который называют критическим, коэффициент усиления резко уменьшается ($K = 1$), т.е. ток коллектора может резко уменьшиться, что выводит транзистор снова в активный (усилительный) режим. В активном режиме вновь происходит усиление и увеличение тока I_K до насыщения, и так процесс повторяется, вызывая гармонические изменения — генерацию сигналов на выходе усилителя. Таким образом, необходимо проектировать усилитель с обеспечением условия его работы в активном режиме без перехода в режим насыщения.

Кроме того, процесс генерации усилителя поддерживается случайно возникшими колебаниями (флуктуацией) — электрическими шумами.

Собственные гармонические шумы в усилителе возникают по различным причинам, основными из которых являются наводки, тепловые изменения, шумы усилительных элементов схемы. Шумы возникают при изменении температуры, напряжения питания и приводят к изменению тока.

Поскольку на входе усилителя всегда имеется напряжение тепловых шумов с определенными частотными характеристиками, то на выходе усилителя при $\beta K = 1$ и отсутствии входного сигнала возникают электрические колебания. Это явление называется самовозбуждением усилителя.

Такие изменения воспринимаются усилителями как сигнал. В результате воздействия таких сигналов на входе усилителя на выходе усилителя появляется гармонический сигнал при отсутствии полезного входного сигнала.

Таким образом, генерация гармонических сигналов на выходе усилителя, охваченного ПОС, возникает как из-за флуктуации параметров схемы, так и из-за снижения коэффициента усиления усилителя в режиме насыщения.

Поэтому усилитель с ПОС можно использовать как преобразователь энергии источника постоянного тока (источника питания) в гармонические электрические колебания. Гармонический сигнал с выхода усилителя, охваченного ПОС, может служить источником вынужденных электрических колебаний для колебательного контура LC-типа, в котором будут генерироваться незатухающие колебания заданной частоты. Чтобы усилитель генерировал колебания стабильной частоты, на его вход необходимо подавать сигнал

с внешнего источника, с заранее заданными параметрами. В качестве внешнего источника сигнала для усилителя в схеме генератора LC-типа используют сигнал, снимаемый с выхода колебательного контура LC-типа.

Таким образом, создается замкнутая электрическая система, в которой возникают гармонические незатухающие колебания, по форме близкие к синусоидальным. В этой замкнутой системе конденсатор колебательного контура является накопителем первоначальной энергии, без которого нельзя создать электрические колебания в замкнутой системе: цепь ОС и усилитель с ПОС.

Основными элементами генераторов гармонических электрических колебаний являются пассивная электрическая цепь — колебательный контур LC-типа, в котором возбуждаются и поддерживаются колебания, и активный элемент — усилитель, преобразующий энергию источника питания в энергию генерируемых колебаний, как источник вынужденных (пульсирующих сигналов) колебаний в контуре. Для этого необходимо обеспечить самовозбуждение усилителя путем создания цепи положительной обратной связи между выходом и входом усилителя.



Рис. 10.17. Структурная схема генератора гармонических колебаний LC-типа: У — усилитель; КК — колебательный контур LC-типа; ОС — положительная обратная связь (ПОС); ИП — источник питания

Положительная обратная связь в генераторах может быть внешней и внутренней. Внешняя положительная обратная связь создается с помощью частотно-зависимых цепей, а внутренняя возникает за счет рабочих свойств электронных приборов в определенные режимы работы. Для создания генераторов синусоидальных гармонических колебаний применяется, как правило, внешняя положительная обратная связь, позволяющая получить более высокую, чем внутренняя обратная связь, стабильность частоты генерируемого сигнала. Структурная схема генератора гармонических колебаний LC-типа показана на рис. 10.17.

На выходе усилителя включают колебательный контур LC-типа. Между колебательным контуром на выходе усилителя и входом усилителя создается положительная обрат-

ная связь (ПОС). Схемные реализации LC-генераторов различаются способами включения в усилитель колебательного LC-контура (последовательно и параллельно с усилительным каскадом) и способами снятия и передачи сигнала положительной обратной связи (индуктивная (трансформаторная), автотрансформаторная и емкостная). Различаются также и схемы включения усилительного элемента в усилителе (с ОЭ, ОК и ОБ). В большинстве случаев применяется схема включения транзистора с общим эмиттером (ОЭ), обеспечивающая максимальное усиление. В генераторах с максимально высокими частотами генерации следует применять схему включения транзистора с общей базой (ОБ).

10.3.2. Автогенератор LC-типа

Особенности построения и работы автогенератора LC-типа рассмотрим на примере схемы с однокаскадным усилителем (рис. 10.18).

В схеме автогенератора синусоидальных колебаний (рис. 10.18, *а*) усилительный каскад выполнен на транзисторах структуры *p-n-p* по схеме с ОЭ. Резисторы R1 и R2 определяют положение рабочего режима покоя транзистора, который должен быть ближе к режиму насыщения. Напряжение смещения с резисторов R1 и R2 подается на переходы транзистора через обмотку обратной связи L2, а на коллекторный переход еще и через обмотку колебательного контура L1. Такой способ подачи смещения называется последовательным, так как напряжение смещения подается последовательно с сигналом положительной обратной связи (ПОС) по постоянной составляющей. С помощью R3 и C3 в усилителе обеспечивается последовательная ООС по постоянному току, стабилизирующая режим покоя. Конденсатор C3 также обеспечивает исключение ООС по переменному току во входной цепи усилителя. В выходной цепи усилителя (коллекторная цепь транзистора) включен параллельный колебательный контур LC-типа, как элемент конструктивной нагрузки.

Сигнал положительной обратной связи снимается с вторичной обмотки обратной связи L2 трансформатора TV, индуктивно связанной с обмоткой L1, и через разделительный конденсатор C2 подается на вход усилителя в эмиттерную цепь транзистора. Разделительный конденсатор C2 исключает введение переменной состав-



Рис. 10.18. Схема LC-генератора гармонических синусоидальных колебаний на основе однотактного усилителя с положительной обратной связью (ПОС) с встречным включением обмоток трансформатора: *а* — с последовательным включением сигнала обратной связи и напряжения смещения по постоянному току; *б* — вариант согласованного включения обмоток трансформатора; *в* — с параллельным включением сигнала обратной связи с напряжением смещения по постоянному току

ляющей сигнала ОС последовательно с постоянной составляющей напряжения с делителя (R1 и R2).

Точки около выводов обмоток трансформатора TV указывают на начало этих обмоток, а их расположение в противоположных концах обмоток указывает на встречную намотку витков обмоток. Это позволяет выполнить правильное включение обмоток трансформатора, чтобы обеспечить условие баланса фаз и построить в схеме ПОС. При таком включении обмоток L1 и L2, которые показаны на схеме, направление наведенных в этих обмотках ЭДС будет синфазным. При намотке обмоток трансформатора (TV) согласованно (рис. 10.18, *б*) также возможно выполнение условия баланса фаз, т.е. создание положительной обратной связи, но достигается это соответствующим подключением выводов вторичной об-

мотки трансформатора L2 — обмотки обратной связи (а—б), путем переключения ее выводов (т.е. включение точек а—а′ и б—б′ заменяется на включение а—б′ и б—а′). Это обеспечивает ПОС в схеме автогенератора, а наведенные в них ЭДС будут противофазны. Число витков катушки индуктивности L1 определяется с учетом заданной частоты генерации и определяется по формуле для резонансной частоты контура $f_{\text{рез}} = \dfrac{1}{2\pi\sqrt{LC}}$.

При найденном значении L1 число витков катушки L2 определяется из условия баланса амплитуд. Если принять индуктивную связь обмоток катушки L1 и L2 идеальной, то для обеспечения условия баланса амплитуд необходимо, чтобы

$$\beta \geq \sqrt{\frac{L1}{L2}} = \frac{\omega_1}{\omega_2},$$

где $\beta = I_К/I_Б$ — коэффициент передачи токов транзистора в точке покоя.

В усилителе возникает самовозбуждение только на резонансной частоте колебательного контура, если частота сигнала колебательного контура совпадает с частотой, на которой работает усилитель, так как управляющий сигнал на вход усилителя поступает по цепи ПОС с колебательного контура.

Процесс самовозбуждения усилителя состоит в следующем:

1. При включении источника питания создаются смещения эмиттерного и коллекторного переходов способом фиксированного напряжения делителя на резисторах R1 и R2 и рабочая точка транзистора выбирается в активном режиме ближе к режиму насыщения. В коллекторной цепи транзистора протекает нарастающий ток коллектора ($I_К$) по цепи: $+U_К \rightarrow$ R3 $\rightarrow$ VT1$_{(Э\text{-}Б\text{-}К)}$ $\rightarrow$ L1 $\rightarrow -U_К$. В обмотке L1 трансформатора наводится ЭДС самоиндукции (e_1 — противоЭДС), препятствующая нарастанию тока в транзисторе. За счет ЭДС e_1 происходит заряд конденсатора током I_3 (полярность «+» и «–» на рис. 10.18, *а*, показана без скобок).

В обмотке L2 также наводится ЭДС взаимоиндукции за счет нарастающего магнитного потока в обмотке L1. Поскольку обмотки w_1 и w_2 намотаны встречно, то в обмотке w_2 наводится ЭДС, действующая по цепи ОС на эмиттерный переход, увеличивая прямое смещение, т.е. действует ПОС на входе усилителя. За счет ПОС происходит увеличение инжекции в эмиттерном переходе и сильнее

возрастает коллекторный ток, преодолевая противоЭДС в обмотке w_1.

На данном этапе работы схемы потери в контуре возникают за счет противоЭДС в катушке индуктивности L1, которые компенсируются за счет увеличения силы коллекторного тока транзистора по цепи ПОС.

Процесс заряда конденсатора C1 происходит до тех пор, пока ток транзистора I_K не станет стабильным, т.е. пока транзистор не войдет в режим насыщения.

2. В режиме насыщения скорость изменения тока (f — частота) равна нулю и ЭДС в катушке индуктивности L1 равна

$$e_1 = 4{,}44\Phi w_1 f,$$

где Ф — сила магнитного потока; w_1 — число витков; f — частота, т.е. скорость изменения тока коллектора.

В колебательном контуре LC-типа происходит зарядка конденсатора — накопление первоначальной энергии. Поскольку других источников энергии для заряда конденсатора в контуре нет и электрическая цепь с конденсатором замкнута, после зарядки конденсатора начинается процесс его разряда. При разряде конденсатора через катушку индуктивности L1 протекает ток разряда I_p, за счет которого вокруг катушки индуктивности наводится изменяющийся магнитный поток, а в витках катушек L1 и L2 наводятся ЭДС (на рис. 10.18, *а*, отмечены «+» и «–» в скобках).

ЭДС самоиндукции e_1 в катушке индуктивности L1 препятствует разряду конденсатора и току I_K, а ЭДС взаимоиндукции e_2 в катушке индуктивности L2 по цепи ПОС уменьшает прямое смещение на эмиттерном переходе транзистора VT1, ускоряя его закрытие. Таким образом, в колебательном контуре происходит передача энергии конденсатора C1 в катушку индуктивности L1.

3. При полном разряде конденсатора вся энергия накапливается в катушке индуктивности в виде ЭДС самоиндукции, которая заряжает конденсатор противоположной полярностью (идет перезаряд конденсатора). *Процесс перезаряда — это разряд конденсатора с последующим зарядом противоположной полярностью.* В рассматриваемый период это происходит за счет передачи энергии из катушки индуктивности в конденсатор. При этом вокруг катушек индуктивности отсутствует магнитный поток, т.е. нет ЭДС в обмотке обратной связи w_2, препятствующей открытию транзис-

тора VT1. Транзистор вновь переходит в режим насыщения с нарастанием коллекторного тока I_K. В результате нарастания тока I_K происходит подзаряд конденсатора, восполняя потери, возникшие в контуре при передаче энергии от С к L1 и от L1 к С. Нарастающий коллекторный ток, протекающий в катушке индуктивности L1 за счет взаимоиндукции наводит ЭДС e_2 в витках катушки обратной связи w_2.

ЭДС взаимоиндукции e_2, передаваемая по цепи ПОС, ускоряет процесс нарастания коллекторного тока I_K и подзаряжает конденсатор. За счет подзаряда конденсатора восполняются потери энергии в контуре.

4. Коллекторный ток транзистора протекает также и по катушке индуктивности L1, в которой наводится ЭДС самоиндукции e_1, под действием которой разряжается конденсатор, передавая энергию в индуктивность, и снова заряжается, но полярность противоположна предыдущей и напряжение на нем одинаково с полярностью начального заряда. Затем процессы повторяются.

В результате в контуре L1C1 возникают незатухающие колебания, так как потери энергии в контуре компенсируются энергией с усилителя.

Другая схема включения сигнала обратной связи показана на рис. 10.18, *в*. Отличие этой схемы состоит в том, что в ней сигнал ПОС вводится параллельно по постоянному и по переменному току, в то время как в схеме на рис. 10.18, *а*, по постоянному току сигнал ПОС вводится последовательно с сигналом смещения с резистора R2 (U_{R2}). Такой способ подачи смещения (рис. 10.18, *в*) исключает изменение напряжения смещения (особенно на эмиттерном переходе), снимаемого с резистора R2, что позволяет стабилизировать процессы генерации синусоидальных колебаний в генераторе, т.е. исключает срыв колебаний.

В схемах генераторов LC-типа могут отсутствовать источники непосредственного смещения (смещение фиксированным напряжением с делителя R1 и R2), т.е. применяется косвенный метод подачи смещения, что затрудняет не только уяснение процесса первоначального открытия транзистора, но и сам процесс возбуждения схемы генератора (рис. 10.19). В этом случае надо помнить, что в транзисторах всегда имеется тепловое перемещение основных носителей зарядов через электронно-дырочный переход. Поэтому при



Рис. 10.19. Схема LC-генератора с косвенным методом подачи смещения и индуктивным трансформаторным выходом

включении питания на схему все напряжение приложено к переходу эмиттер—коллектор через конденсатор C1 колебательного контура, так как разряженный конденсатор C1 имеет очень малое сопротивление. Под действием приложенного напряжения смещения появляется коллекторный ток, заряжающий конденсатор C1 колебательного контура, и в результате обмена энергией между конденсатором и катушкой индуктивности контура создаются затухающие колебания, которые за счет ПОС между контуром и усилителем преобразуются в незатухающие. Процессы работы этой схемы в дальнейшем аналогичны процессам, рассмотренным для схемы, приведенной на рис. 10.18, *а*.

Выходной сигнал с генератора можно снимать как непосредственно с одной из точек колебательного контура, т.е. с коллектора транзистора, который соединен с колебательным контуром, так и за счет индуктивной связи через дополнительную выходную обмотку трансформатора. При непосредственном снятии выходного сигнала с коллекторной (истоковой) цепи сигнал на выход передается через разделительный конденсатор для исключения прохода постоянной составляющей (рис. 10.18, 10.20—10.22). При индуктивном выходе в трансформаторе предусматривается дополнительная выходная обмотка ($w_{вых}$), в которой все процессы повторяются, как и в остальных обмотках трансформатора (рис. 10.19). Преимущество такого выхода в том, что исключается гальваническая связь усилителя с нагрузкой как по переменной составляющей, так и по постоянной. Это обеспечивает хорошее качество полученных синусоидальных сигналов на нагрузке.

10.3.3. Трехточечные схемы автогенераторов LC-типа

Схему самовозбуждающегося LC-генератора (автогенератора) можно постороить, не используя трансформаторную связь. В этом случае сигнал обратной связи снимается непосредственно с колебательного контура. Это достигается секционированием индуктивной

или емкостной ветви колебательного контура. В схемах таких генераторов колебательный контур имеет три точки соединения с усилителем, поэтому их называют трехточечными.

В схеме генератора на рис. 10.20 (индуктивная трехточка) индуктивная ветвь колебательного контура выполнена секционированной. Сигнал обратной связи определяется напряжением на секции w_1, а секция w_2 действует как индуктивность колебательного контура. Такое включение секций катушек индуктивности называется автотрансформаторным. Поэтому схема называется автотрансформаторной, трехточечной с индуктивной ПОС, автогенераторной.



Рис. 10.20. Схема LC-генератора гармонических синусоидальных колебаний с автотрансформаторной положительной обратной связью (индуктивная трехточка)

В этой схеме колебательный контур L1C1 и усилитель включены последовательно с усилительным элементом, а контур к электродам транзистора (по переменному току ВЧ) включен тремя точками, т.е. к эмиттеру (Э), базе (Б) и коллектору (К). Необходимо отметить, что средняя точка автотрансформатора в контуре подключена к эмиттеру транзистора через малое внутреннее сопротивление источника питания (r_0) по переменной составляющей тока.

Положительная обратная связь определяется тем, что напряжения на секциях w_1 и w_2 относительно общей точки, подключенной к шине $-U_К$, находятся в противофазе (сдвинуты по фазе на 180°). Это обеспечивает выполнение одного из условия самовозбуждения генератора — баланс фаз. Амплитудное условие самовозбуждения (баланс амплитуд) удовлетворяется подбором величины ОС за счет числа витков катушки ОС (w_1).

Для идеальной индуктивной связи обмоток w_1 и w_2 условие баланса амплитуд обеспечивается при условии

$$\beta \geq \sqrt{\frac{L1}{L2}} = \frac{w_1}{w_2},$$

где β — коэффициент передачи тока транзистора в рабочей точке покоя.

При этом частота генерируемого сигнала определяется по формуле

$$f_{\text{рез}} = \frac{1}{2\pi\sqrt{(L1+L2)C1}},$$

т.е., подбирая число витков обмотки L2 для баланса амплитуд, следует одновременно корректировать также и число витков в обмотке L1, так чтобы заданная частота генерации не изменилась. Принципиальная схема такого генератора в литературе известна как схема Хартлея.

В схеме генератора на рис. 10.21 (емкостная трехточка) колебательный контур, состоящий из катушки индуктивности L1 и последовательно включенных конденсаторов C1 и C2 (секционирована емкостная ветвь), включен параллельно усилителю. Напряжение обратной связи снимается с конденсатора C2 относительно общей шины источника питания и подается на вход усилителя через конденсаторы C3 и C4, минуя цепь источника питания. Напряжения на конденсаторах C1 и C2 относительно их общей точки находятся в противофазе, поэтому в схеме выполняются условия баланса фаз.



Рис. 10.21. Схема LC-генератора гармонических синусоидальных колебаний с емкостной положительной обратной связью (емкостная трехточка)

Условие баланса амплитуд обеспечивается выбором емкости конденсатора C2, с которого снимается напряжение положительной обратной связи U_{C2}. Для его увеличения необходимо уменьшить емкость конденсатора C2, так как при этом возрастает емкостное сопротивление, следовательно, и падение напряжения на конденсаторе от протекания тока через колебательный контур.

При найденном значении емкости конденсатора C2 емкость конденсатора C1 определяется из условия обеспечения заданной частоты генерации

$$f_{\text{г}} = \frac{1}{2\pi\dfrac{C1C2}{C1+C2}L}.$$

В схеме неемкостной трехточки изменять частоту генерации не совсем удобно, так как для этого приходится изменять число витков катушки L или перемещать ее сердечник. Поэтому емкостную трехточку в основном используют в качестве тактовых генераторов с фиксируемой частотой.

Для стабилизации частоты генерации $f_г$ необходимо точно выполнять условия баланса амплитуд, $K_U\beta \geq 1$. Это достигается путем введения переменного резистора R4 в эмиттерную цепь транзистора. С помощью R4 можно уменьшать коэффициент усиления усилителя K_U, изменяя величину ООС в электрической цепи.

Заданную частоту колебаний можно получить при различных значениях индуктивности и емкости в контуре, так как она определяется их произведением. Однако при увеличении емкости необходимо уменьшать индуктивность, что существенно снижает добротность контура $Q = \omega L/R = 1/\omega_0 CR$, где ω_0 — резонансная частота.

Уменьшение добротности может привести к искажению формы автоколебаний и к нестабильности частоты. Поэтому добротность колебательного контура должна составлять не менее 30—70.

Принцип построения генераторов LC-типа на полевых транзисторах не отличается от принципа построения генераторов LC-типа на биполярных транзисторах.

На рис. 10.22 приведена схема генератора с параллельным включением колебательного контура и усилителем с трансформаторной ПОС.

Параллельное включение колебательного контура позволяет уменьшить напряжение питания. Блокировочный дроссель L3, имеющий большое сопротивление по переменному току, обеспечивает развязку источника питания и контура на частоте генерации, но не препятствует прохождению постоянного тока транзистора. Для исключения замыкания источника питания через индуктивность L3 и катушку



Рис. 10.22. Схема LC-генератора гармонических синусоидальных колебаний с параллельным включением колебательного контура и усилителя

индуктивности контура L1 в цепь питания контура включают разделительный (блокировочный) конденсатор C2.

Важным условием генерации колебаний во всех генераторах является выбор начального режима работы усилительного режима, т.е. положение рабочей точки (смещение). Если положение рабочей точки выбрано на прямолинейном участке ВАХ в пределах активной области, можно получить «мягкий» (плавный) режим начального возбуждения.

Если рабочая точка выбрана ближе к режиму класса *B* (отсечки), то для возбуждения генератора требуется дополнительный источник сигнала на вход усилителя. Такой режим возбуждения называется «жестким», а генератор — ждущим.

Цепь из параллельно соединенных резистора R1 и конденсатора C3, включенная в цепь затвора, служит для создания «мягкого» режима возбуждения генератора. В области малых амплитуд колебаний затвор транзистора имеет почти нулевое смещение. С увеличением амплитуды колебаний отрицательное смещение затвора возрастает за счет заряда конденсатора C3.

Генератор LC-типа можно построить также и на основе операционного усилителя (ОУ). Принципиальная схема одного из таких генераторов приведена на рис. 10.23.



Рис. 10.23. Схема LC-генератора гармонических синусоидальных колебаний на основе операционного усилителя (ОУ)

Электронная часть такого генератора построена на ОУ с неинвертирующим входом. Параллельный колебательный контур включен параллельно выходу ОУ. Поскольку выходное сопротивление операционного усилителя мало, то последовательно с контуром LC включен резистор R3, исключающий шунтирование контура через выходное сопротивление ОУ.

На резонансной частоте параллельный контур имеет очень большое сопротивление и не шунтирует выход ОУ. При этом сигнал ПОС, прошедший через R3, становится больше, чем сигнал ООС, прошедший через R1, и в схеме выполняются условия генерации (возбуждения) усилителя: $K\beta \geq 1$, $\varphi = 2\pi n$.

При отклонении частоты колебаний $f_г$ от резонансной, сопротивление контура уменьшается и приобретает реактивный характер, что приводит к уменьшению коэффициента усиления ОУ (K_U) (за счет снижения глубины ПОС, которая становится меньше глубины ООС) и появлению дополнительных фазовых сдвигов. Таким образом, генерация колебаний в схеме оказывается возможной лишь на частотах, весьма близких к $f_г$.

Генераторы LC-типа применяются, как правило, для генерации сигналов в диапазоне радиочастот. Для получения гармонических колебаний в диапазоне звуковых и дозвуковых частот используются генераторы RC-типа, так как при этом уменьшаются габариты схемы и ее масса по сравнению с генератором LC-типа.

10.4. Стабилизация частоты генераторов типа LC

Кварцевые генераторы

Необходимо отметить, что определенные отклонения частоты любой схемы генерации могут происходить за счет изменения работы и параметров элементов схемы, в частности под влиянием температуры, нестабильности напряжения питания и других усилительных каскадов.

Нестабильность частоты генерации обратно пропорциональна добротности контура ($1/Q$). Поэтому использование высококачественного стабилизатора напряжения для питания генератора является одним из факторов, обеспечивающих высокую стабильность частоты генерации.

При увеличении температуры окружающей среды увеличиваются индуктивность катушки и емкость конденсатора, что также приводит к снижению частоты генерации. Поэтому для повышения стабильности частоты генератора вводят температурную стабилизацию выбранного режима покоя усилительных каскадов, а также применяют средства, компенсирующие температурные изменения частоты. Одним из методов компенсации можно считать введение в колебательный контур конденсаторов с зависимой от температуры емкостью (например, тикондовые с отрицательным ТКЕ). На рис. 10.24 показан такой колебательный контур, работающий в широком диапазоне температур. Параллельно основному контурному конденсатору С в качестве элемента термокомпен-



Рис. 10.24. Схема параллельного контура с термокомпенсационным конденсатором

сации включен тикондовый конденсатор C_K, емкость которого уменьшается с ростом температуры. Температурные влияния уменьшают также путем размещения колебательного контура в герметических термостатах. Рациональным размещением усилительных элементов и экранированием исключают взаимное электромагнитное влияние между элементами схемы.

Температурную стабильность частоты количественно оценивают с помощью температурного коэффициента частоты (ТКЧ), равного относительной нестабильности частоты $\Delta f/f$ при изменении температуры на 1 °С. Температурный коэффициент частоты транзисторных LC-генераторов обычно составляет $(1—2)10^{-4}$.

Все вышеперечисленные способы повышения стабильности частоты генерации относятся к параметрической стабилизации, т.е. за счет подбора элементов схемы по определенным параметрам.

Более высокую стабилизацию частоты можно получить при кварцевой стабилизации — в схемах кварцевых генераторов, где в качестве высокодобротного колебательного контура со стабильными параметрами используется пластина кварца (кварцевый резонатор), обладающая пьезоэлектрическими свойствами.

Для изготовления кварцевых резонаторов используют природный или искусственный монокристаллический кварц — пьезоэлектрик, т.е. кристаллический диэлектрик, способный поляризоваться под действием механического напряжения и деформироваться под действием приложенного внешнего электрического поля.

Кварцевый резонатор представляет собой тонкую кварцевую пластину прямоугольной или круглой формы, которая установлена в кристаллодержателе с выводами для подключения напряжения.

При подключении переменного напряжения к кварцедержателю между его пластинами возникает электрическое поле, действующее на кварцевую пластину. В пластине возникают периодические механические деформации (колебания), изменяющие форму и размер пластины, т.е. пластина сжимается и разжимается. Такое свойство пластины пьезоэлектрика называется обратным пьезоэффектом. Возможные виды механических колебаний кварцевой пластины представлены на рис. 10.25.



Рис. 10.25. Виды колебаний кварцевых пластин: *а* — сжатие-растяжение; *б* — изгиб; *в* — кручение

Возникшие в пластине механические колебания в свою очередь вызывают появление разноименных электрических зарядов на ее гранях пропорционально приложенному напряжению. Знак зарядов на гранях изменяется с частотой механических колебаний. В результате через пластину протекает переменный электрический ток. Это свойство пластины называется прямым пьезоэффектом.

Такие колебания возможны как на основной резонансной частоте кварца, определяемой его геометрическими размерами и видом срезов относительно кристалла, так и на различных гармониках, кратных этой частоте.

Прежде чем вырезанная пластина кварца превратится в резонатор, она проходит ряд сложнейших технологических операций. Поэтому под кварцевым резонатором подразумевается законченое устройство, способное совершать резонансные колебания под действием электрического поля соответствующей частоты и содержащее кварцевый элемент, кварцедержатель и электроды.

Если на пластину действует переменное электрическое поле, пластина превращается в электромеханическую колебательную систему, обладающую резонансными свойствами (действует обратный пьезоэффект). В области резонанса кварцевый резонатор эквивалентен электрическому колебательному контору (действует прямой пьезоэффект), в котором протекает максимальный ток. Поэтому для проведения электрических расчетов кварцевый резонатор при резонансе можно представить в виде последовательного контура с сосредоточенными параметрами L_K, C_K и r_K и параллельно подключенной к нему емкостью, эквивалентной емкости кварцедержателя C_0 (рис. 10.26, *а*). Резонанс наступает, когда частота механических колебаний пластины совпадает с частотой внешнего электрического поля.

Параметры элементов, входящих в эквивалентную схему кварцевого резонатора, зависят от вида колебаний (см. рис. 10.25), размеров электродов, размеров пластин кварца и кварцедержателя.



Рис. 10.26. Эквивалентная электрическая схема кварцевого резонатора (*а*); характеристики зависимости реактивного (*б*) и полного (*в*) сопротивления от частоты

Кварцевый резонатор, как видно из его эквивалентной схемы, представляет собой последовательный (L_K, C_K, r_K) и параллельный (L_K, C_K, r_K, C_0) контуры и обладает двумя резонансными частотами — последовательного контура $\omega_{посл} = 1/\sqrt{L_K C_K}$ и параллельного $\omega_{пар} = 1\Big/\sqrt{L_K \dfrac{C_0 C_K}{C_0 + C_K}}$, при $r_K = 0$. Конденсатор C_0 характеризует емкость кварцедержателя и имеет величину порядка нескольких пикофарад. Емкость кварца C_K в сотни раз меньше эквивалентной емкости кварцедержателя C_0, поэтому собственная резонансная частота кварца, как последовательного контура, $\omega_{посл}$ близка к собственной резонансной частоте эквивалентного контура.

Поскольку $C_0 \gg C_K$, то частота параллельного резонанса $\omega_{пар}$ отличается от частоты последовательного резонанса $\omega_{посл}$ незначительно и относительный разнос их составляет

$$\frac{\omega_{пар} - \omega_{посл}}{\omega_{посл}} = \frac{C_K}{2C_0} \approx 0{,}005 - 0{,}5\,\%.$$

Полное сопротивление кварцевого резонатора определяется по формуле

$$Z_{пол} = \frac{Z_{посл} Z_{пар}}{Z_{посл} + Z_{пар}}.$$

Сравнивая формулы для резонансной частоты последовательного эквивалентного колебательного контура ($\omega_{посл}$) и параллельного

($\omega_{пар}$), можно сделать вывод о том, что резонансная частота последовательного контура меньше резонансной частоты параллельного контура ($\omega_{посл} < \omega_{пар}$).

Характер изменения реактивного и полного сопротивления кварца от частоты (без учета активных потерь в кварце) показан на рис. 10.26, *б*. Из графиков видно, что в диапазоне частот $\omega_{посл} < \omega < \omega_{пар}$ реактивное сопротивление эквивалентного контура кварца имеет индуктивный характер, а в диапазонах $\omega < \omega_{посл}$ и $\omega > \omega_{пар}$ — емкостной.

Величина сопротивления потерь r_K составляет единицы—десятки ом. Поэтому добротность кварца очень большая — 10^5—10^6, а это обеспечивает малое затухание и высокую стабильность частоты генерации. Так как кварцевые пластины имеют строго определенные размеры, то кварцевая стабилизация частоты применяется в генераторах генерирующих колебаний только фиксированной частоты, что является недостатком.

Условное обозначение кварцевого резонатора (пьезоэлектрического прибора) состоит из графического и символического (буквенно-числовой код) обозначений, установленных государственным стандартом ГОСТ 27124—86 и базирующихся на ряде классификационных признаков. Графическое обозначение используется для создания графических решений при построении электрических схем.

Графическое обозначение (рис. 10.27) кварцевого резонатора содержит:

– общее обозначение — базовый символ конденсатора — два параллельных отрезка длиной $L = 8$—10 мм, обозначающие кварцедержатель;

– дополнительное обозначение, как отличительная особенность кварцевых генераторов, — светлый прямоугольник с размерами: ширина $h = 2$ мм и длина $L = 10$—12 мм, который расположен между двумя отрезками символа конденсатора и обозначает кристалл кварца.



Рис. 10.27. Условное обозначение кварцевого резонатора

Буквенно-числовой код (символическое обозначение) имеет два вида: буквенно-символическое обозначение возле графического обозначения кварцевого резонатора и буквенно-числовой код обозначения пьезоэлектрического прибора (маркировку), классифици-

рующие пьезоэлектрические приборы по определенным признакам в справочниках.

В схемах рядом с графическим обозначением указываются символы: *BQ*1, где *BQ* (КР) — пьезоэлемент (кварцевый резонатор), 1 — порядковый номер прибора в схеме.

Промышленность выпускает несколько типов пьезоэлектрических резонаторов, имеющих буквенно-числовой код в системе обозначений (маркировку), который классифицирует резонаторы по определенным типономиналам в справочниках. Полное условное обозначение, присваиваемое конкретным резонаторам, должно состоять из следующих элементов:

первый элемент — буквы РК (резонатор кварцевый);

второй элемент — двух- или трехзначное число, обозначающее регистрационный номер типов резонатора (01, 02, 03, ...), после второго элемента в обозначении некоторых типов кварцевых резонаторов указывается буква (сочетание двух букв), обозначающая (ие) вариант конструктивного исполнения (А, АА, БА и др.);

третий элемент — число, обозначающее класс точности настройки резонатора (1-й класс = $\pm 0{,}5 \cdot 10^{-6}$, 22-й класс = $\pm 5000 \cdot 10^{-6}$);

четвертый элемент — буква, обозначающая интервал рабочих температур резонатора (–10°...+60° — буква А, –10°...+80° — буква Ш, –20°...+70° — буква П и т.д.);

пятый элемент — буква, обозначающая класс максимального изменения рабочей частоты в интервале рабочих температуру ($\pm 0{,}1 \cdot 10^{-6}$ — буква А, $\pm 0{,}2 \cdot 10^{-6}$ — буква Б и т.д.);

шестой элемент — буква, обозначающая единицу измерения частоты (кГц — буква К, МГц — буква М);

седьмой элемент — буква, обозначающая климатическое исполнение резонатора (В — всеклиматическое, У — умеренный климат, ХЛ — холодный климат).

Пример обозначения по ГОСТ 27124—86. Кварцевый резонатор РК16АА-13ДР-5М-В: РК — резонатор кварцевый, 16 — регистрационный номер типа резонатора, АА — конструктивное исполнение, 13 — класс точности настройки резонатора 13-й класс = $\pm 10 \cdot 10^{-6}$, Д — интервал рабочих температур резонатора от –40 до +60 °С, Р — с максимальным изменением рабочей частоты $\pm 25 \cdot 10^{-6}$, 5М — номинальная частота колебаний 5 МГц, В — всеклиматическое исполнение.

Принципы в основе создания кварцевых генераторов остаются теми же, что и для LC-генераторов.

Различают схемы кварцевых генераторов последовательного резонанса, в которых кварцевый резонатор эквивалентен активному сопротивлению, и осцилляторные, в которых кварцевый генератор эквивалентен индуктивности. Из схем последовательного резонанса наиболее распространены кварцевые генераторы с кварцевым резонатором в колебательном контуре, а из осцилляторных — кварцевые генераторы по схеме с емкостной трехточкой.

Таким образом, обеспечить высокую стабильность частоты генерации можно при включении кварцевого резонатора в колебательный контур или в цепь обратной связи. Для лучшей стабилизации желательно использовать частоту последовательного резонанса кварца. При этом важно, чтобы общее сопротивление цепи обратной связи было значительно меньше собственного активного ($r_К$) сопротивления кварцевого резонатора.

В осцилляторной схеме (рис. 10.28) колебательный LC-контур в цепи коллектора включен последовательно с усилительным элементом по схеме индуктивной трехточки с автотрансформаторной ПОС.

Кварцевый резонатор включен в цепь с индуктивной обратной связью по автотрансформаторной схеме между базой и контуром LC. Эту связь можно подключить непосредственно между базой и коллектором транзистора (в схеме на рис. 10.28 показано штрихами).

Для возбуждения колебаний на частоте $\omega_{посл} < \omega < \omega_{пар}$ необходимо, чтобы контур LC имел емкостное реактивное сопротивление. Для обеспечения емкостного характера сопротивления LC-контура его резонансная частота (ω_0) должна лежать несколько выше частоты параллельного контура кварцевого резонатора ($\omega_{пар}$).

Кварцевый резонатор должен быть настроен на частоту генерации ($\omega_г$) в пределах $\omega_{посл} < \omega_г < \omega_{пар}$, т.е. его сопротивление должно быть эквивалентно индуктивности. При этих условиях



Рис. 10.28. Осцилляторная схема LC-генератора по схеме индуктивной трехточки с кварцевым резонатором в цепи ПОС

схема (кварцевый резонатор и LC-контур) эквивалентна схеме емкостной трехточки и относится к осцилляторным схемам.

При резонансе LC-контура его полное сопротивление велико, что позволяет получить в каскаде большой коэффициент усиления K_U, а сопротивление кварцевого резонатора мало (последовательный резонанс), что обеспечивает низкое общее сопротивление цепи ПОС и контура и глубокую (почти 100 %) ПОС.

Схема на рис. 10.29 также относится к осцилляторной схеме кварцевого генератора. Отличие лишь в том, что колебательный контур имеет емкостной характер $\omega_г > \omega_{пар}$ за счет схемы емкостной трехточки. Это упрощает возбуждение генератора. Колебательный контур включен параллельно транзисторному усилителю. Кварцевый резонатор стабилизирует частоту генерации по цепи положительной обратной связи.

Катушка индуктивность L2 в цепи коллекторной конструктивной нагрузки и L3 в цепи смещения защищают от замыкания переменной составляющей тока колебательного контура через источник питания. При их отсутствии переменная составляющая тока колебательного контура уменьшается за счет малого внутреннего сопротивления источника и не поступает на транзистор VT. В этом случае нарушается процесс восполнения потерь в контуре и возникновение колебаний невозможно.



Рис. 10.29. Осцилляторная схема LC-генератора по схеме емкостной трехточки с кварцевым резонатором в цепи ПОС

Осцилляторная схема кварцевого генератора может быть построена и с кварцевым резонатором в колебательном контуре (рис. 10.30)



Рис. 10.30. Осцилляторная схема LC-генератора по схеме емкостной трехточки с кварцевым резонатором в колебательном контуре как индуктивным элементом

Кварцевый резонатор в схеме эквивалентен индуктивности, следовательно, колебательный контур является емкостной трехточкой. Сигнал ПОС снимается с конденсатора С2.

Так как кварцевый резонатор включен непосредственно в колебательный контур, то в данной схеме стабилизация частоты осуществляется непосредственно в контуре, а не в цепи обратной связи.

Схема кварцевого генератора последовательного резонанса, когда кварцевый резонатор, как элемент колебательного контура, эквивалентен активному сопротивлению, показана на рис. 10.31. Колебательный контур настроен на последовательный резонанс $\omega_{посл} < \omega_г$ и эквивалентен емкостному сопротивлению. В целом колебательный контур представляет собой схему емкостной трехточки. Использование кварцевого резонатора, как активного сопротивления LC-контура, повышает добротность генератора, так как активное сопротивление кварца очень мало.



Рис. 10.31. Схема LC-генератора по схеме емкостной трехточки с кварцевым резонатором как активным элементом

Раздел 3

СХЕМОТЕХНИКА ЦИФРОВЫХ ЭЛЕКТРОННЫХ СХЕМ

Глава 11. ОСНОВЫ ИМПУЛЬСНОЙ ТЕХНИКИ

11.1. Общая характеристика и параметры импульсных сигналов

11.1.1. Основные понятия и определения

Импульсными называются устройства, предназначенные для генерирования, формирования, преобразования и неискаженной передачи импульсных сигналов (импульсов).

В современной электронике широкое применение нашли импульсные устройства. Ниже перечислены основные причины, способствующие развитию импульсной техники.

Во-первых, многие процессы имеют импульсный характер — пуск и остановка, сброс и запуск.

Во-вторых, передача информации в виде импульсов позволяет уменьшить потребляемую мощность.

В-третьих, передача информации в виде импульсов позволяет разгрузить каналы связи.

В-четвертых, передача информации в импульсной форме повышает помехоустойчивость, точность и надежность.

Одиночным электрическим импульсом называют кратковременное изменение электрического напряжения или силы тока. Понятие «кратковременное изменение» предполагает сравнение; подразумевается, что время изменения электрического напряжения или силы тока существенно меньше времени наблюдения за этим изменением в исследуемой цепи.

При анализе процессов в различных электрических цепях импульс напряжения или тока может быть представлен в аналитической, графической и спектральной формах.

Аналитическая форма импульса — выражение, определяющее закон изменения напряжения (тока) во времени. Например, с помощью равенства $U(t) = U_m$, при $0 \le t \le \tau$. В данном случае исходный уровень напряжения равен нулю. В точке $t = 0$ происходит скачкообразное изменение напряжения от нулевого уровня до U_m, в точке $t = \tau$ — обратный процесс.

Графическая форма импульса — график, выполненный в декартовой системе координат, где по оси абсцисс в масштабе откладывается время t, по оси ординат — мгновенное значение напряжения $U(t)$ или тока $I(t)$. Эту форму можно также назвать эпюрой напряжения. Если график импульсного процесса получен в результате визуальной или фотографической регистрации изображения на экране осциллографа, то такой график называют осциллограммой.

Спектральная форма импульса — отражение процесса изменения гармонических составляющих напряжения (тока) во времени.

Время изменения напряжения или силы тока зависит от переходных процессов в электрической цепи, связанных с изменением амплитуды от высокого уровня к низкому уровню, и наоборот. Такие импульсы называются импульсами низкого уровня или нулевыми. При кратковременном изменении амплитуды от низкого уровня к высокому уровню и обратно импульсы называются импульсами высокого уровня, или единичными.

Различают два вида электрических импульсных сигналов в зависимости от рода тока: видеоимпульсы и радиоимпульсы.

Видеоимпульсы — кратковременное отклонение напряжения или тока в цепи постоянного тока. Формы видеоимпульсов приведены на рис. 11.1.

Радиоимпульс — кратковременное отклонение напряжения или тока в цепях переменного (синусоидального) напряжения. Радиоимпульс не имеет постоянной составляющей, а его огибающая имеет форму видеоимпульса (рис. 11.2). Частота синусоидального напряжения или тока в радиоимпульсе называется несущей или частотой заполнения ($f_н$). Обычно рассматриваются только видеоимпульсы и их преобразования, так как радиоимпульсы, с помощью которых



Рис. 11.1. Формы идеальных видеоимпульсов: *а* — прямоугольная; *б* — пилообразная; *в* — трапециедальная; *г* — с экспоненциальным срезом; *д* — треугольная; *е* — колоколообразная; *к* — с экспоненциальным фронтом; *л* — с экспоненциальным фронтом и срезом



Рис. 11.2. Формы идеальных радиоимпульсов

ведут передачу информации в радиотехнических трактах, после детектирования (преобразования) становятся видеоимпульсами. Поэтому в дальнейшем рассматриваются только видеоимпульсы, или просто импульсы.

11.1.2. Параметры электрических импульсов

Форма любого импульса (рис. 11.3) имеет характерные участки — фронт (АБ), вершина (БС), срез (СД), основание (АД) импульса. Фронт соответствует быстрому возрастанию сигнала; вершина — медленному его изменению; срез — быстрому убыванию сигнала. Иногда срез называют задним фронтом в отличие от переднего фронта.



Рис. 11.3. Формы импульсов с характерными участками

Графическое изображение импульса дает общее представление о характере изменения сигнала, но неудобно при расчетах. Для расчетов импульсных устройств импульс стараются описать конечным и по возможности небольшим числом параметров. Параметры импульсов делятся на основные, производные и дополнительные.

Параметры одиночного импульса рассмотрим по рис. 11.4, где показаны импульсы высокого уровня (рис. 11.4, *а*) и низкого (рис. 11.4, *б*). Форма импульса характеризуется следующими параметрами: начальное значение $U_{\text{нач}}$ — амплитуда начального уровня напряжения до изменения напряжения в электрической цепи; амплитуда импульса U_m — максимальное значение отклонения напряжения (тока) от начального уровня; длительность импульса $t_{\text{и}}$ — интервал времени от момента появления импульса до его окончания, измеряемый на начальном уровне $U_{\text{нач}}$ или на уровне $0{,}1U_m$; длительность фронта импульса $t_{\text{ф}}$; длительность спада импульса или длительность среза импульса $t_{\text{с}}$; длительность вершины импульса $t_{\text{в}}$ — обычно определяется на уровне $0{,}9U_m$; спад (снижение) вершины импульса ΔU.



Рис. 11.4. Временна́я диаграмма для определения параметров идеального импульса: *а* — высокого уровня; *б* — низкого уровня

Формы импульсов, приведенные на рис. 11.1, идеализированы. Реальные импульсы не имеют формы, четко соответствующей названию, и поэтому в них трудно установить точные границы длительности фронта, вершины, спада. В зависимости от формы реальных импульсов может потребоваться видоизмененный подход к определению его параметров, который будет лучше соответствовать реальной физической картине, как, например, в случае, приведенном на рис. 11.5.

В реальных одиночных импульсах, в которых скорость изменения напряжения на начальной и конечной стадиях мала, а выделить «начало» и «конец» затруднительно, отсчет длительности ($t_и$) ведут с использованием заранее оговоренного уровня напряжения, равного $0{,}1U_m$. Амплитуда импульса U_m измеряется от начального уровня до максимального без учета начального выброса импульса δ. Длительность фронта импульса $t_ф$ определяется временем нарастания фронта импульса от уровня $0{,}1U_m$ до уровня $0{,}9U_m$ своего максимального значения. Длительность среза $t_с$ определяется аналогично. Спад вершины импульса не имеет резко выраженной границы, для определения спада вершины следует провести касательную к вершине импульса (точка А) и перпендикуляр через точку М (рис. 11.5), находящуюся на уровне среза, и на пересечении перпендикуляра и касательной найти точку С и вычислить ΔU, который может быть меньше $0{,}1U_m$ ($\Delta U < 0{,}1U_m$). Кроме того, после среза может образоваться обратный выброс при срезе импульса. Этот выброс иногда



Рис. 11.5. Форма и параметры реального П-образного импульса

называют хвостом. Длительность его хвоста (выброса) обозначается $t_{\text{х}}$ с амплитудным значением $U_{\text{в}}$. Амплитуда выброса определяется от начального значения $U_{\text{нач}}$ до максимального значения выброса $U_{\text{в}}$. Часть выброса, имеющая противоположную от импульса полярность, характеризуется максимальным значением $U_{\text{в}\,m}$.

Часто вводят так называемую активную длительность импульса $t_{\text{и а}}$, измеряемую на уровне $0{,}5U_m$. Смысл введения этой величины заключается в том, что часто основной результат воздействия импульса на устройства проявляется, когда его значение достигает некоторого уровня, близкого к 50 % амплитудного значения, т.е. $0{,}5U_m$. Отсюда можно сделать заключение, что длительность импульса на уровне $0{,}5U_m$ — активная длительность импульса ($t_{\text{иа}}$), наиболее полно отражает длительность импульса.

Наряду с перечисленными параметрами используются и некоторые другие количественные характеристики импульсов: крутизна фронта (скорость изменения фронта или среза при формировании фронта или среза) $S = U_m/t_{\text{ф}}$; $S_{\text{с}} = U_m/t_{\text{с}}$ относительное снижение величины $\lambda_{\text{и}} = \Delta U/U_m$.

Из параметров реального одиночного импульса для всех импульсов идеальной формы на рис. 11.1 следует, что для всех отдельных импульсов некоторые параметры равны нулю, например у прямоугольных импульсов длительность фронта и среза равна нулю; у треугольных импульсов длительность вершины равна нулю и т.д. Однако есть параметры импульсов, не имеющие нулевого значения для любой формы импульса. К таким параметрам относятся амплитуда и длительность импульса. Эти параметры называются основными параметрами одиночного импульса. Все остальные параметры, рассмотренные выше, относятся к дополнительным параметрам импульса, которые предназначены для характеристики специфических отличий конкретного импульса и описания его «тонкой» структуры. Число этих параметров и их состав зависят от формы рассматриваемого импульса.

11.1.3. Периодическая последовательность импульсов и ее параметры

Периодически повторяющиеся импульсы образуют так называемую периодическую последовательность импульсов (рис. 11.6). Периодическая последовательность импульсов, кроме указанных выше



Рис. 11.6. Периодическая последовательность импульсов и ее параметры

параметров, характеризуется некоторыми другими параметрами: период повторения импульсов T (интервал времени от момента появления одного импульса до момента появления следующего импульса той полярности); частота повторения импульсов $f = 1/T$ — величина, обратная периоду повторения импульсов; длительность паузы между импульсами $t_п$ (время между моментом окончания одного импульса и началом другого, т.е. $t_п = T - t_и$), скважность импульсов Q, представляющая отношение периода следования импульсов T к длительности импульса $t_и$, т.е. $Q = T/t_и$; коэффициент заполнения — величина, обратная скважности, характеризует степень «заполнения» периода колебаний $K_з = 1/Q = t_и/T$. Частоту повторения выражают в герцах, а скважность и коэффициент заполнения — в относительных единицах.

Среднее значение импульсного колебания — это такое значение напряжения (тока), которое получается, если напряжение (ток) за время действия импульса равномерно распределить на весь период так, чтобы площадь прямоугольника $U_{ср}T$ (рис. 11.6) была равновелика площади прямоугольного импульса $S_п$, т.е. $S_и = U_m t_и = U_{ср}T$.

Для последовательности импульсов прямоугольной формы с амплитудой U_m среднее значение напряжения или тока равно:

$$U_{ср} = \frac{1}{T} U_m t_и = \frac{U_m}{Q} = U_m K_з.$$

Средняя мощность $P_{ср}$ определяется отношением энергии W, выделенной в цепи за время следования импульса, к длительности периода

$$P_{ср} = W/T.$$

Из этого очевидно

$$P_{ср}T = P_и t_и,$$

отсюда

$$P_{ср} = \frac{P_и t_и}{T} = \frac{P}{Q},$$

Электронные приборы для импульсных схем выбирают по средней мощности. Импульсные сигналы с данными параметрами формируют с помощью формирующих цепей.

11.2. Основы построения формирующих цепей

11.2.1. Общие сведения

Формирующие цепи — электронные устройства для генерирования и преобразования электрических импульсов в основном прямоугольной, трапециевидной, линейно изменяющейся (треугольной) и экспоненциальной формы длительностью от единиц миллисекунд до десятков секунд.

Основу преобразующих формирователей импульсов составляют линейные и нелинейные электрические цепи. Функции линейных цепей выполняют импульсные усилители, RC- или LC-цепочки, трансформаторы и линии задержки.

Линейными называют электрические цепи, состоящие из линейных элементов, каждый из которых имеет вольт-амперную характеристику, соответствующую линейной зависимости между напряжением и током. Примером линейных элементов могут служить линейный резистор R, линейный конденсатор C, индуктивная катушка L, работающая в линейном режиме (режиме слабого сигнала), линейный усилитель. Номинальное значение параметра (сопротивления, емкости, индуктивности, коэффициента усиления линейного усилителя) постоянно и не зависит от протекающего тока и приложенного напряжения.

Наиболее широко для формирования импульсов применяются RC-цепи — линейные четырехполюсники. Линейные формирующие цепи являются устройствами, которые обеспечивают получение импульсов одной формы из импульсов другой формы или получение импульсов той же формы, но с другими параметрами.

Нелинейные формирующие цепи являются устройствами, которые формируют сигнал требуемой формы из сигнала, имеющего форму, неудобную для дальнейшего преобразования. Функции нелинейных цепей выполняют электронные ключи (диодные и транзисторные), ограничители, фиксаторы уровня, компараторы, триггеры Шмитта, формирователи импульсов из перепадов сигналов, преобразователи импульсов цифровых устройств (логичес-

кие элементы) и логические устройства (триггеры, счетчики, регистры, комбинационные устройства, построенные на основе логических элементов).

Устройства, генерирующие импульсы (или импульсные генераторы), в зависимости от режима работы подразделяются на автоколебательные (автогенераторы), заторможенные (ждущие) и на генераторы, работающие в режиме синхронизации или деления частоты.

Автогенераторы вырабатывают импульсы, параметры которых определяются внутренними параметрами элементов. Заторможенные (ждущие) генераторы генерируют импульсы, период повторения которых определяется периодом следования запускающих импульсов. Их форма и другие параметры зависят от внутренних параметров схемы. В режиме синхронизации или деления частоты генераторы вырабатывают импульсы, частота повторения которых кратна частоте синхронизирующего сигнала. Генераторы, вырабатывающие несколько последовательностей импульсов, называются многофазными.

11.2.2. Линейные формирующие цепи RC-типа

При создании импульсных устройств, генерирующих или преобразующих различные импульсные сигналы, необходимо формировать временны́е параметры, которые определяют длительность импульсов, интервалы между ними, частоту повторения импульсов и т.п. Особенность таких цепей состоит в том, что в них действует напряжение или ток не постоянно, а кратковременно — импульсно — и возникают резкие переходы от одного установившегося уровня к другому. Несмотря на то что эти процессы протекают очень быстро и заканчиваются в течение долей секунд, они оказывают большое влияние на работу электрических устройств. Такие процессы называются переходными.



Рис. 11.7. Последовательная RC-цепь

Широкое применение в импульсных устройствах находят времязадающие цепи с резисторами и конденсаторами, т.е. RC-цепи, как наиболее простые и надежные.

Последовательная резисторно-емкостная цепь (рис. 11.7) может использоваться как разделительная и как формирующая цепь для передачи импульсов напряжения с малыми искажениями.

В цепи с конденсатором ток и напряжение при переходном процессе изменяются с определенной скоростью на каждом элементе цепи — конденсатор C и резистор R. Напряжение на конденсаторе не может измениться скачкообразно, что объясняется физическим процессом заряда и разряда конденсатора. Заряд конденсатора (накопление зарядов на обкладках конденсатора) основан на процессе образования внутреннего электрического поля диэлектрика в результате его дипольной поляризации под действием внешнего напряжения. Внутренне поле диэлектрика притягивает заряды из внешней цепи на обкладки конденсатора. Внутреннее поле диэлектрика возникает не мгновенно, отсюда и невозможность скачкообразного изменения напряжения на конденсаторе. Это положение выражено вторым законом коммутации «*на участке с емкостью напряжение и электрический заряд в момент коммутации сохраняют те значения, которые они имели в последний момент предшествующего установившегося режима*».

Формирующие свойства этой цепи зависят от того, с какого элемента — с резистора или конденсатора — снимается выходное напряжение. Цепь, в которой выходное напряжение снимается с резистора, называется дифференцирующей, если выходное напряжение снимается с конденсатора — интегрирующей.

Дифференцирующая цепь (рис. 11.8) — пассивный линейный четырехполюсник, позволяющий формировать выходные импульсы, амплитуда которых пропорциональна производной от входного напряжения или тока

$$u_{\text{вых}} = K\frac{du_{\text{вх}}}{dt},$$

где K — коэффициент пропорциональности.



Рис. 11.8. Принцип работы дифференцирующей RC-цепи

Рассмотрим процесс воздействия прямоугольных импульсов с амплитудой U_m на RC-цепь (рис. 11.9, *а*). В момент времени t_1 входное напряжение меняется скачком на величину U_m и действует на элементы RC-цепи. Постоянный ток через конденсатор не проходит. По второму закону Кирхгофа входное напряжение связано с напряжением на элементах цепи соотношением

$$U_{\text{вх}} = U_{\text{R}} + U_{\text{C}}. \qquad (11.1)$$



Рис. 11.9. Временны́е диаграммы напряжений на элементах дифференцирующей и интегрирующей цепей RC-цепи при $\tau \le t_и$

По закону коммутации напряжение на конденсаторе в момент включения сохраняет свое значение, которое было до включения. Так как до включения (t_1) напряжение $U_C = 0$, то и в начальный момент времени $t = 0$ (t_1) напряжение на конденсаторе равно нулю ($U_C = 0$). Отсюда следует, что все напряжение выделяется на резисторе $U_{вх} = U_R$ (рис. 11.9, *б*).

Кривая импульса напряжения А на резисторе R ($U_R = i_з R$) будет иметь ту же полярность, что и входной импульс. Потенциал нижнего вывода с резистора R фиксирован на нулевом уровне, как показано на рис. 11.8, и на входе на него подан «минус», следовательно, потенциал второго входа положительный и потенциал выходного зажима будет отклоняться в положительном уровне в момент времени t_1.

С течением времени электрический заряд на обкладках конденсатора увеличивается (конденсатор заряжается) (рис. 11.9, *в*), уве-

личивается напряжение на конденсаторе U_C, которое определяется как разность напряжения источника $U_{вх}$ и напряжения на резисторе R, т.е. $U_C = U_{вх} - U_R$. Переходный процесс заряда ($t_з$) конденсатора в цепи RC будет полностью завершен, если длительность входного импульса ($t_и$) достаточно велика для того, чтобы конденсатор успел зарядиться до уровня, соответствующего вершине входного напряжения U_m (рис. 11.9, *в*) (на графике это в момент времени t_2.

Ток конденсатора дифференцирующей цепи связан с напряжением на нем выражением

$$i_C = C\frac{du_C}{dt},$$

а так как резистор и конденсатор включены последовательно, то токи всей цепи и ее отдельных элементов равны между собой $i = i_R = i_C$.

Напряжение на резисторе (оно же выходное) определяется по формуле

$$U_R = U_{вых} = i_C R = RC\frac{du_C}{dt}. \qquad (11.2)$$

Для момента времени t_2, когда конденсатор полностью заряжен, можно пренебречь малым слагаемым U_R в сумме

$$U_{вх} = U_C + U_R \qquad (11.3)$$

и считать, что $U_{вх} \approx U_C$. Тогда выражение (11.2) можно представить в виде

$$u_R = RC\frac{du_{вх}}{dt},$$

т.е. выходное напряжение на резисторе пропорционально производной от входного напряжения по времени. Поэтому цепь, представленная на рис. 11.8, называется дифференцирующей.

Произведение *RC* называется постоянной времени цепи, обозначается τ и выражается в секундах, тогда

$$u_R = \tau\frac{du_{вх}}{dt}. \qquad (11.4)$$

В процессе заряда конденсатора напряжение на резисторе уменьшается, поэтому в формуле (11.4) ставится знак «минус», т.е.

$$u_R = -\tau\frac{du_{вх}}{dt}. \qquad (11.5)$$

Найдем закон изменения напряжения на резисторе во время заряда конденсатора. Преобразуя выражение (11.5), получим

$$-\frac{dt}{\tau}=\frac{dU_{\text{вх}}}{U_{\text{R}}}.$$

Из равенства (11.3) подставляем значение $U_{\text{R}} = U_{\text{вх}}$ при $t = 0$, когда $U_{\text{C}} = 0$, тогда

$$-\frac{dt}{\tau}=\frac{du_{\text{R}}}{u_{\text{R}}}.$$

Интегрируя это уравнение почленно, найдем, что

$$-\frac{t}{\tau}+\ln K=\ln u_{\text{R}},$$

где $\ln K$ — постоянная интегрирования.

Последнее уравнение преобразуем следующим образом:

$$\ln u_{\text{R}}-\ln K=-\frac{t}{\tau},\ \text{или}\ \ln\frac{u_{\text{R}}}{K}=-\frac{t}{\tau}.$$

Отсюда

$$\frac{u_{\text{R}}}{K}=e^{-\frac{t}{\tau}}\ \text{и}\ u_{\text{R}}=Ke^{-\frac{t}{\tau}}.$$

При $t = 0$ $u_{\text{R}} = Ke^0 = K$.

Итак, постоянная K равна напряжению на резисторе в начальный момент времени. По второму закону коммутации напряжение на конденсаторе при $t = 0$ равно нулю, тогда на основании формулы (11.3) $U_{\text{R}} = U_{\text{вх}}$. Следовательно, постоянная интегрирования $K = U_{\text{вх}}$ и напряжение на резисторе при заряде конденсатора изменяется по экспоненциальному закону

$$u_{\text{R}}=U_{\text{вх}}e^{-\frac{t}{\tau}}. \qquad (11.6)$$

При небольшой постоянной времени $\tau \approx (0{,}3—0{,}4)t_{\text{и вх}}$ конденсатор С успевает зарядиться за время действия входного импульса до $U_{\text{C}} = U_m$.

После прекращения действия входного импульса конденсатор С начинает разряжаться через источник импульсов и резистор. Направление тока в схеме изменяется, следовательно, изменяется и полярность импульса выходного напряжения (на рис. 11.9 импульс Б). В момент времени $t_з$ напряжение заряженного конденсатора прикладывается к резистору и быстро снижается с той же

постоянной времени τ, что и при заряде конденсатора — конденсатор разряжается.

Переходный процесс разряда конденсатора в RC-цепи полностью может завершиться, если длительность паузы между импульсами ($t_{\text{п}}$) больше постоянной времени цепи $t_{\text{п}} \gg \tau$. Таким образом, на выходе формируются два разнополярных — двусторонних остроконечных (коротких) импульса экспоненциальной формы (рис. 11.9, *б*). Поэтому эту цепь можно назвать укорачивающей. Исследование выходных импульсов дифференцирующей цепи позволяет сделать вывод о том, что формирующая цепь не только укорачивает импульс, но и повышает его мощность, так как уменьшается время действия сигнала при неизменной амплитуде, равной входной ($U_{\text{вых}} = U_{\text{вх}}$), когда время действия было намного больше (*мощность — это количество энергии, вырабатываемой за единицу времени*).

Активную длительность экспоненциального выходного импульса, формируемого дифференциальной цепью, определим, подставив $t_{\text{и а}}$ и $U_m/2$ в уравнение (11.6)

$$u_{\text{R}} = U_{\text{вх}} e^{-\frac{t}{\tau}},$$

и получим равенство

$$\frac{U_m}{2} U_m e^{-\frac{t_{\text{и а}}}{\tau}},$$

отсюда $t_{\text{и а}} = \tau \ln 2 \approx 0{,}7RC$.

Время окончания переходного процесса в цепи и уровень снижения напряжения на резисторе можно определить экспериментально, задав значения времени:

$$t = 0 \quad u_{\text{R}} = U_{\text{вх}} e^{-\frac{t}{\tau}} = U_{\text{вх}} e^{0} = U_{\text{вх}};$$

$$t = \tau \quad u_{\text{R}} = U_{\text{вх}} e^{-\frac{\tau}{\tau}} = U_{\text{вх}} e^{-1} = 0{,}37U_{\text{вх}};$$

$$t = 2\tau \quad u_{\text{R}} = U_{\text{вх}} e^{-\frac{2\tau}{\tau}} = U_{\text{вх}} e^{-2} = 0{,}14U_{\text{вх}};$$

$$t = 3\tau \quad u_{\text{R}} = U_{\text{вх}} e^{-\frac{3\tau}{\tau}} = U_{\text{вх}} e^{-3} = 0{,}05U_{\text{вх}};$$

$$t = 4\tau \quad u_R = U_{вх} e^{-\frac{4\tau}{\tau}} = U_{вх} e^{-4} = 0{,}02 U_{вх};$$

$$t = 5\tau \quad u_R = U_{вх} e^{-\frac{5\tau}{\tau}} = U_{вх} e^{-5} = 0{,}002 U_{вх}.$$

Таким образом, напряжение на резисторе практически отсутствует и переходный процесс прекращается при $t = 5\tau$, а теоретически при $t = \infty$.

Линейная пассивная RC-цепь может не выполнять дифференцирование входного сигнала (разложение на два двухполярных импульса), если постоянная времени цепи велика по сравнению с длительностью импульса $\tau \gg t_и$.

Рассмотрим физические процессы в такой цепи по векторным диаграммам (рис. 11.10), подавая на нее последовательность двух импульсов, у которых $t_и \ll \tau$ (рис. 10.11, *а*).



Рис. 11.10. Временны́е диаграммы напряжений на элементах дифференцирующей RC-цепи при $\tau \gg t_и$

Если постоянная времени цепи велика по сравнению с длительностью импульса $\tau \gg t_{и}$, то к моменту времени окончания импульса t_2 (рис. 10.11, *в*) конденсатор не успеет полностью зарядиться и напряжение на конденсаторе будет небольшим по сравнению с напряжением на резисторе ($U_C \ll U_R$). Следовательно, если в выражении $U_{вх} = \frac{1}{C}\int idt + iR$ пренебречь величиной $u_C = \frac{1}{C}\int idt$ по сравнению с iR, то теоретически можно считать $U_{вых} \approx iR = U_{вых}$.

В момент окончания действия входного импульса t_2 на выходе напряжение станет равным напряжению выброса на резисторе, равным напряжению заряда конденсатора $\Delta U_R = U_C(t_2)$ и на выходе появится небольшой отрицательный импульс (рис. 11.10, *б*), который иногда называется выбросом импульса (интервал времени t_1—t_2). Время разряда конденсатора $t_р$ зависит от постоянной электрической цепи $\tau = RC$.

При воздействии очередного импульса в момент времени t_3, когда конденсатор (С) не успевает полностью разрядиться, так как $t_р \gg t_п$ и приблизительно равно $t_р \approx 3$—5τ, амплитуда напряжения на резисторе R по сравнению с моментом времени t_1 уменьшится на величину оставшегося напряжения конденсатора $\Delta u'_C$ на момент времени t_2. Чем меньше останется энергии на конденсаторе, тем меньше будет снижение вершины импульса на резисторе. В этом случае RC-цепь пропускает прямоугольный импульс напряжения практически без искажений, т.е. $U_{вых}(t) = U_{вх}(t)$. При этом наблюдается небольшой завал (спад) вершины импульса ΔU и отрицательный выброс после его окончания. Уровень завала и выброса уменьшается при увеличении неравенства $\tau \gg t_{и}$, однако при этом неизменно растет длительность разряда конденсатора (хвост импульса), так как $t_х = t_р \approx 3$—5τ. Данная электрическая RC-цепь называется разделительной или переходной, но не формирующей, так как конденсатор позволяет пропускать скачкообразные сигналы (импульсы), но не пропускает постоянную составляющую — непрерывно действующее напряжение.

Дифференцирующие цепи находят широкое применение в импульсных схемах, где требуются короткие и мощные импульсы для управления электронными переключающими устройствами. Однако эти цепи имеют существенный недостаток — преобразование

однополярных импульсов в двухполярные, т.е. двусторонние импульсы на выходе.

Интегрирующая цепь — пассивный линейный четырехполюсник (рис. 11.11), позволяющий формировать выходные импульсы, амплитуда которых пропорциональна интегралу от входного импульса $U_{вх}(t)$

$$u_{вых} = K\int_0^t u_{вх}\,dt,$$

где K — коэффициент пропорциональности.

В отличие от дифференцирующей цепи здесь выходной сигнал снимается с конденсатора С и постоянная времени электрической цепи ($\tau = RC$) во много раз должна быть больше длительности входного импульса ($\tau \gg t_и$).

Для схемы, приведенной на рис. 11.11, выходное напряжение определяется по формуле

$$U_{вых} = U_C \frac{1}{C}\int_{t_1}^{t_2} i_C\,dt,$$

так как $i_C = i_R = i = U_R/R$, следовательно,

$$U_{вых} = U_C = \frac{1}{RC}\int_{t_1}^{t_2} U_R\,dt = \frac{1}{\tau}\int_{t_1}^{t_2} U_R\,dt. \qquad (11.7)$$

При условии $\tau \gg t_и$ напряжение U_C за время существования входного импульса увеличивается незначительно, поэтому им можно пренебречь в формуле $U_{вх} = U_C + U_R$ и считать, что $U_{вх} \approx U_R$ в интервале импульса. В этом случае формулу (11.7) можно записать в виде

$$U_{вых} = U_C = \frac{1}{\tau}\int_{t_1}^{t_2} U_{вх}\,dt,$$

т.е. в интервале соответствующего промежутка времени выходное напряжение пропорционально интегралу от входного напряжения. Поэтому эта цепь называется интегрирующей.



Рис. 11.11. Принцип работы интегрирующей RC-цепи

Форма выходного напряжения на выходе интегрирующей цепи для рассматриваемого случая $\tau \gg t_и$ при подаче на вход импульса прямоугольной формы (рис. 11.12, *а*) приведена на рис. 11.12, *б*. В момент времени t_1 при появлении на входе скачка напряжения напряжение на конденсаторе равно нулю. Затем начинается заряд конденсатора, и выходное напряжение растет по экспоненциальному закону. Однако из-за большой постоянной электрической цепи ($\tau \gg t_и$) напряжение на конденсаторе не успевает достичь ампли-



Рис. 11.12. Временны́е диаграммы напряжений на элементах интегрирующей RC-цепи: *а* — входного импульса; *б* — при $\tau \gg t_и$; *в* — при $\tau \ll t_и$; *г* — при $\tau \approx t_и$

туды входного напряжения, и чем больше соотношение $\tau/t_{и}$, тем меньше амплитуда $U_{вых} = U_C$. В момент t_2 начинается разряд конденсатора и выходное напряжение, с постоянной времени электрической цепи $\tau = RC$, падает практически до нуля. Время разряда конденсатора приблизительно равно $3—5\tau = t_p$ (рис. 11.12, *б*), по аналогии с рассмотренным процессом определения времени окончания переходного процесса в дифференцирующей цепи при различных значениях времени разряда ($t = \tau$, $t = 2\tau$, $t = 3\tau$ и т.д.) конденсатора. В результате этих процессов длительность выходного импульса, снимаемого с конденсатора С, будет больше входного импульса $t_{и\ вых} \gg t_{и\ вх}$. Поэтому эту цепь называют расширяющей.

На диаграмме в момент времени разряда t_2 показана штрихами касательная к экспоненте при значении выходного напряжения на конденсаторе, равном $U_{C\ m}$ для определения постоянной электрической цепи ($\tau = RC$).

Закон изменения напряжения на конденсаторе определим по формуле

$$U_{вх} = U_C + U_R.$$

Подставив значение $U_R = U_{вх} e^{-\frac{t}{\tau}}$, получим

$$U_C = U_{вх} - U_R = U_{вх} e^{-\frac{t}{\tau}}.$$

Преобразуя это выражение, найдем значение напряжения на конденсаторе

$$U_C = U_{вх} = (1 - e^{-\frac{t}{\tau}}).$$

Чем больше постоянная времени τ, тем точнее RC-цепь выполняет функцию интегрирования при соотношении $1{,}0 > \tau/t_{и} > 0{,}3$, т.е. $\tau \gg t_{и}$. Напряжение U_C в этом случае не успевает возрасти до U_m и форма изменения напряжения на конденсаторе (выходе) оказывается при этом близкой к пилообразной (рис. 11.12, *б*). При дальнейшем увеличении соотношения постоянной составляющей по отношению к длительности импульса $\tau/t_{и}$, т.е. когда τ много больше $t_{и}(\tau/t_{и} > 1)$, амплитуда напряжения на конденсаторе U_C существенно уменьшится и сигнала (импульса) на выходе практически не будет ($U_{вых} = U_C \approx 0$). На графике это отражено линией с минималь-

ной амплитудой ($U_{C\,min}$), практически параллельной оси времени t (на рис. 11.12, *б*, показана тонкой линией).

Если $\tau \ll t_и$ (при соотношении $\tau/t_и \le 0{,}1$), форма напряжения на выходе будет повторять форму входного импульса (рис. 11.12, *в*), т.е. в рассматриваемом примере импульс будет иметь практически прямоугольную форму.

При равенстве постоянной времени электрической цепи и длительности входного импульса ($\tau \approx t_и$) выходное напряжение (импульс) имеет вид, изображенный на рис. 11.12, *г*.

При периодической последовательности импульсов (рис. 11.12, *б*), разделяемых интервалом (паузой) $t_п$ небольшой длительности, когда время разряда ($t_р$) больше времени паузы ($t_р \gg t_п$), конденсатор не успевает разрядиться к моменту $t_з$, и напряжение на конденсаторе будет равно ΔU_C (точка А). В этом случае второй импульс дополнительно подзаряжает конденсатор, и общее напряжение на конденсаторе будет равно сумме $\Delta U_C + U_C$.

Характер происходящих процессов будет повторяться с нарастанием, что приводит к ненормированному (неодинаковому) процессу формирования (интегрирования) выходного сигнала, поэтому для получения нормированных интегрированных импульсов необходимо, чтобы $t_р \le t_п$.

Если нельзя выполнить условия $t_р \le t_п$, можно применить схему шунтирования резистора R диодом VD для исключения резистора R в цепи разряда конденсатора (рис. 11.13). Ток разряда конденсатора в такой цепи будет протекать через диод VD, что уменьшит постоянную времени цепи $\tau = RC$, так как сопротивление в цепи разряда конденсатора ограничивается только небольшим дифференциальным сопротивлением электронно-дырочного перехода диода ($r_{диф\,VD}$). В результате уменьшения τ уменьшится и $t_р \approx 3$—5τ.



Рис. 11.13. Схема шунтирования резистора в RC-цепи для уменьшения времени разряда конденсатора ($t_р$)

Интегрирующие цепи применяются для удлинения импульсов, получения линейно изменяющихся импульсов (импульсов пилообразной формы) и подавления импульсных помех.



Рис. 11.14. Схемы формирующих RL-цепей и диаграммы напряжений: *а* — дифференцирующая; *б* — интегрирующая

Линейные RC-цепи также позволяют применять их как переходные (разделительные) цепи при $U_{вых} = U_R$ и $\tau \gg t_и$ и при $U_{вых} = U_C$ и $t_и \ll \tau$.

Дифференцирующие и интегрирующие цепи, построенные на RL-элементах (рис. 11.14), работают аналогично цепям на RC-элементах, однако эти цепи используются сравнительно редко, так как содержат дорогую деталь — катушку индуктивности.

11.2.3. Нелинейные формирующие цепи

Электрическую цепь называют нелинейной, если хотя бы один из составляющих ее элементов имеет нелинейную вольт-амперную характеристику. Приборы с такой характеристикой используются в импульсной технике и весьма многочисленны и разнообразны. К ним относятся полупроводниковые приборы (биполярные, полевые и однопереходные транзисторы, импульсные и туннельные диоды, тиристоры), электронные лампы (триоды, пентоды), газонаполненные приборы (тиратроны, лампы с «холодным» катодом) и т.д. Применение нелинейных приборов в импульсных устройствах имеет существенное отличие от их применения в линейных каскадах, например в усилителях слабых сигналов. В усилителях рабочая точка транзисторов перемещается на активном (малом) участке ВАХ, где характеристики почти линейны. В импульсных цепях элементы работают, как правило, в режиме большого сигнала, когда рабочая точка перемещается в широком диапазоне значений тока и напряжения и нелинейные свойства проявляются в полную меру.

Нелинейные формирующие цепи предназначены для ограничения сигнала или переключения тока в выходной цепи. В соответствии с этим все нелинейные формирующие цепи можно разделить на электронные ключи и ограничители.

11.3. Электронные ключи и методы формирования импульсных сигналов

11.3.1. Общие сведения об электронных ключах

Электронный ключ — это элемент, который под действием управляющих сигналов, изменяющихся во времени по заданному закону, осуществляет различные коммутации (включение и выключение) внешних цепей.

В статическом режиме электронный ключ находится в одном из двух состояний — включенном (замкнутом) или выключенном (разомкнутом). При этом предполагается, что сопротивление замкнутого ключа равно нулю, а разомкнутого — бесконечно велико.

Качество электронного ключа определяется следующими основными параметрами: падением напряжения на ключе в разомкнутом состоянии; временем перехода (переключения) ключа из одного состояния в другое. Чем меньше все эти параметры, тем выше качество ключа.

Структурная схема электронного ключа представлена на рис. 11.15. Ключ имеет вход, выход и управляющий вход. В электронных ключах часто входной сигнал выполняет функции управляющего сигнала.



Рис. 11.15. Структурная схема электронного ключа

В качестве входных, выходных и управляющих сигналов в электронном ключе могут быть выбраны импульсы напряжения или уровни напряжения (потенциалы). В связи с этим различают импульсные, потенциальные и потенциально-импульсные ключевые схемы.

В зависимости от характера коммутируемого сигнала электронные ключи разделяются на импульсные (цифровые) и аналоговые ключи. Цифровые ключи коммутируют напряжение или ток источника сигнала и обеспечивают получение двух уровней сигнала на выходе. Один уровень соответствует открытому состоянию ключа, а другой — закрытому. Аналоговые ключи обеспечивают подключение и отключение источников аналоговых (непрерывных) сигналов, имеющих произвольную форму напряжения.

Для построения электронных ключей используются транзисторы, электронные лампы, полупроводниковые диоды, тиристоры. В зависимости от применяемых элементов электронные ключи получают и соответствующие названия. В данном разделе рассматриваются диодные, транзисторные и тиристорные ключи как устройства, имеющие наибольшее практическое применение.

Диодные ключи. Диодные ключи представляют собой простейший тип электронных ключей, предназначенных для бесконтактной коммутации электрической цепи. Принцип действия диодных ключей основан на свойстве диодов — односторонней проводимости. По способу включения диодов в электрической цепи различают последовательные и параллельные диодные ключи.

Физические процессы, протекающие в диодных ключах, при включении и выключении оказываются сложными переходными процессами. Полный анализ этих процессов связан с рассмотрением переходных процессов изменения не только дифференциального сопротивления $r_{диф}$, но барьерной и диффузионной емкости электронно-дырочного перехода. Изменение $r_{диф}$, $C_{дифф}$ и $C_{бар}$ происходит не мгновенно, а экспоненциально, что влияет на форму выходного сигнала.

Для исключения большого влияния переходных процессов на форму выходного сигнала необходимо в схемах применять диоды высокого быстродействия и с малой барьерной емкостью. Для упрощения рассмотрения физических процессов в диодных ключах принимаем, что диоды быстродействующие и барьерная емкость минимальна.

Транзисторные ключи. Транзисторные ключи являются одним из наиболее распространенных элементов импульсных устройств. На их основе создаются триггеры, мультивибраторы, коммутаторы, блокинг-генераторы и т.д.

В транзисторных ключах используются как биполярные транзисторы структуры *p-n-p-* и *n-p-n*-типа, так и униполярные транзисторы преимущественно МДП- и МОП-структуры.

В схемах ключей находят применение все схемы включения транзисторов — ОЭ, ОК, ОБ, ОИ, ОС и ОЗ. Однако наибольшее распространение получили схемы с ОЭ и ОИ, которые мы рассмотрим ниже.

Так как выходное и входное напряжения при таком включении транзисторов сдвинуты относительно друг друга по фазе на 180°, то такой ключ называют транзисторным ключом — инвертором. В схемах транзисторных ключей, где транзисторы включены по схеме с ОК или ОС, фазы выходного и входного напряжения совпадают, такие ключи называют повторяющими.

В транзисторных ключах транзисторы работают в нескольких качественно различных режимах, которые характеризуются полярностью напряжения между электродами транзистора и во многом отличаются от режимов работы транзисторов в схемах усилителей.

Принято различать следующие режимы работы транзисторного ключа: режим отсечки; нормальный активный; инверсный активный; режим насыщения.

Схема транзисторного ключа подобна схеме транзисторного усилителя, однако выполняемые функции и соответственно режимы работы активного элемента в них существенно различаются.

Транзисторный ключ выполняет функции быстродействующего переключающего элемента, т.е. ключа, и имеет два основных состояния: разомкнутое, которому соответствует режим отсечки транзистора (транзистор закрыт), и замкнутое, которое характеризуется режимом насыщения транзистора или режимом, близким к нему (транзистор открыт).

В течение процесса переключения транзистор работает непродолжительное время в активном режиме. Процессы в электронных ключах носят нелинейный характер.

Транзисторные ключи могут коммутировать как аналоговые сигналы, так и цифровые. Построение и работа схемы ключей на биполярных и полевых транзисторах имеют существенные различия, связанные с особенностями принципов действия транзисторов и их включения в схемах, поэтому мы рассмотрим схемы ключей на транзисторах разного типа по отдельности.

11.3.2. Принципы построения и работа диодных ключей

На рис. 11.16, *а*, показаны принципиальная схема последовательного диодного ключа, а на рис. 11.16, *б—в*, временны́е диаграммы входного и выходного напряжений, и на рис. 11.16, *в*, — амплитудная характеристика $U_{вых} = \varphi(U_{вх})$.



Рис. 11.16. Принципиальная схема (*а*), временны́е диаграммы входного (*б*) и выходного (*в*) напряжений и амплитудная характеристика последовательного диодного ключа с нулевым уровнем включения (*г*)

Выходное напряжение равно

$$U_{вых} = U_{вх} \frac{R}{R + r_{диф}},$$

где $r_{диф}$ — внутреннее дифференциальное сопротивление электронно-дырочного перехода.

В момент времени t_1—t_2 к диоду приложено прямое смещение и диод открыт, его дифференциальное сопротивление уменьшается ($r_{диф} \to 0$), т.е. $r_{диф} \ll R$ и выходное напряжение $U_{вых} \approx U_{вх}$, т.е. выходной сигнал повторяет форму и амплитуду входного сигнала.

При подаче сигнала отрицательной полярности в момент времени t_3—t_4 на диод подается обратное смещение. В этом случае его дифференциальное сопротивление увеличивается ($r_{диф} \to \infty$) и выходное напряжение уменьшается ($U_{вых} \to 0$). В реальной схеме добиться условия $r_{диф} \to \infty$, т.е. полного «обрыва» схемы невозможно, т.е. через диод протекает обратный ток неосновных носителей зарядов ($I_{обр}$) и на выходе существует небольшое напряжение $\Delta U_{обр} = I_{обр} R$ (показано штрихами). Обратное напряжение незначительно и в практических целях не учитывается. Амплитудная характеристика является графическим отражением рассмотренных процессов в данном диодном ключе (рис. 11.16, *в*).

Из временно́й диаграммы и амплитудной характеристики видно, что включение происходит при положительном импульсе, а выключение — при отрицательном. Если изменить полярность включения диода, то изменится и полярность импульса включения ключа, а

амплитудная характеристика повернется на 180° (на рис. 11.16, *в*, показана штрихами).

На рис. 11.17, *а*, представлена принципиальная схема параллельного ключа, на рис. 11.17, *б—в*, временны́е диаграммы входного и выходного напряжений, а на рис. 11.17, *г*, — амплитудная характеристика $U_{вых} = \varphi(U_{вх})$.

В схеме ключа установлен ограничительный резистор R для исключения короткого замыкания источника сигнала через диод при прямом смещении диода. Ограничительный резистор можно не устанавливать, если внутреннее сопротивление источника входного сигнала больше дифференциального сопротивления диода ($r_и \gg r_{диф}$).

Напряжение на выходе параллельного ключа определяется так же, как и в схеме последовательного ключа

$$U_{вых} = U_{вх} \frac{r}{R + r_{диф}}.$$

При положительном входном сигнале (t_1—t_2) диод открыт и $r_{диф} \to$ $\to 0$, т.е. $r_{диф} \ll R$ и $U_{вых} \to 0$. В реальном диоде дифференциальное сопротивление диода ($r_{диф}$) имеет некоторое значение, что создает небольшое падение напряжения $\Delta U_{пр} = I_{пр} r_{диф}$ (на рис. 11.17, *в*, показано штриховой линией). В практических схемах оно не учитывается. При отрицательном импульсе диод закрыт и $r_{диф} \to \infty$ ($r_{диф} \gg R$) и выходное напряжение равно входному $U_{вых} = U_{вх}$, т.е. повторяет форму и амплитуду входного напряжения.



Рис. 11.17. Принципиальная схема (*а*), временны́е диаграммы входного (*б*) и выходного (*в*) напряжений и амплитудная характеристика параллельного диодного ключа с нулевым уровнем включения (*г*)

В рассмотренной схеме ключа показано включение ключа от отрицательного импульса, а выключение — от положительного импульса. При изменении направления включения диода изменится и полярность включающего импульса, а амплитудная характеристика повернется на 180° (на рис. 11.17, *г*, показана штрихами).

Рассмотренные схемы диодных ключей позволяют производить бесконтактные соединения электрических цепей. На временны́х диаграммах также можно увидеть, что схемы обладают способностью пропускать импульсы только одной полярности. Данное свойство диодных ключей позволяет формировать импульсы только одной полярности и ограничивать прохождение двухполярных импульсов. Это свойство диодных ключей будет рассмотрено при описании работы формирователей — ограничителей.

11.3.3. Принципы построения и работы транзисторных ключей на биполярных транзисторах

Транзисторные ключи на биполярных транзисторах в основном строятся по схеме включения транзистора с общим эмиттером (рис. 11.18). В зависимости от целевого назначения транзисторного ключа и особенностей его работы схема может видоизменяться. Транзистор в схеме выполняет функцию бесконтактного ключа в последовательной цепи с резистором в коллекторной цепи $R_К$ и источником питания.



Рис. 11.18. Схема транзисторного ключа на биполярном транзисторе с включением по схеме с ОК

Для простоты анализа процессов в схеме в режимах открытого и закрытого состояний транзистора воспользуемся графоаналитическим методом, основанным на построении линии нагрузки на семействе выходных вольтамперных характеристик $I_К = \varphi(U_{КЭ})|I_Б = \text{const}$ (рис. 11.19, *б*).

Линия нагрузки для выходной цепи описана соотношением $U_К = U_{КЭ} + I_К R_К$ и строится так же, как и для усилительного каскада. Точки пересечения нагрузочной линии со статическими вольт-



Рис. 11.19. Вольт-амперные характеристики транзистора по схеме включения с ОЭ для графоаналитического рассмотрения режимов открытого и закрытого состояний транзисторного ключа: *а* — входные; *б* — выходные

амперными характеристиками транзистора определяют напряжение на транзисторе и токи в цепях схемы.

При отсутствии входного сигнала ($U_{вх} = 0$) эмиттерный переход находился под прямым смещением, а коллекторный переход — под обратным смещением за счет напряжения источника питания ($U_К$), который косвенным методом создает смещение на эмиттерный ($\Delta U_{БЭ}$) и коллекторный ($\Delta U_{КЭ}$) переходы при $U_{вх} = 0$. Режим надежного запирания (отсечки) транзистора осуществляется подачей на вход транзисторного ключа напряжения, создающего обратное смещение на эмиттерном переходе (на рис. 11.18 показано без скобок). В этом случае входное напряжение ($U_{вх}$), создающее обратное смещение на эмиттерном переходе, расходуется на восстановление потенциального барьера в эмиттерном переходе.

Таким образом, для надежного запирания транзистора входное напряжение должно скомпенсировать прямое смещение на эмиттерном переходе, т.е. обеспечить условие $|U_{вх\,обр}| \geq |\Delta U_{БЭ}|$ при $U_К > 0$. Наилучшего быстродействия в дальнейшей работе транзисторного ключа можно добиться только при условии равенства напряжений, действующих встречно $|U_{вх\,обр}| = |\Delta U_{БЭ}|$, так как в этом случае транзистор будет находиться в режиме отсечки, исключая переход в режим глубокой отсечки при соотношении $|U_{вх}| > |\Delta U_{БЭ\,обр}|$.

Под действием входного напряжения, полярность которого на входе схемы (рис. 11.18) показана без скобок (положительный им-

пульс), эмиттерный переход транзистора закрыт и ток в цепи база—эмиттер отсутствует $I_{БЭ\ обр} = 0$. При этом через цепь базы будет протекать ток в цепи база—коллектор $I_{БК\ обр}$, наибольшее значение которого определяется обратным (тепловым) током коллекторного перехода $I_{К\ обр}$($I_{К\ обр} = I_{БК\ обр}$). Этот ток в схеме протекает по цепи: $+U_{вх} \rightarrow R_б \rightarrow VT_{БК} \rightarrow R_К \rightarrow -U_К \rightarrow r_{Uк} \rightarrow +U_К \rightarrow -U_{вх}$. Протекание теплового тока $I_{К\ обр}$ прежде всего связано с тем, что в транзисторе существуют неосновные носители зарядов, которые создают ток в переходе при обратном смещении, и это не обеспечивает полного отключения нагрузки $R_К$ от источника питания, т.е. сопротивление транзистора (R_{VT}) не бесконечно и определяет величину теплового тока в коллекторном переходе и в цепи база—коллектор

$$I_{К\ обр} = \frac{U_{КЭ}}{R_{VT}},$$

где R_{VT} — внутреннее дифференциальное сопротивление транзистора, а $U_{КЭ}$ — падение напряжения на дифференциальном сопротивлении транзистора, определяемое как разность между напряжением источника питания и падением напряжения на коллекторной нагрузке ($U_{КЭ} = U_К - I_{К\ обр}R_К$).

Необходимо отметить, что при одновременном включении входного сигнала с источником питания в числителе дроби указывается алгебраическая сумма напряжения на эмиттерном переходе, созданного внешним источником питания ($|\Delta U_{КЭ}|$)*, и напряжения источника сигнала. Таким образом, в знаменателе действующее на коллекторный переход напряжение смещения равно сумме напряжений источника питания и напряжения входного сигнала* ($|U_{КЭ}| = |\Delta U_{КЭ}| + |U_{вх}|$).

Таким образом, из формулы определения теплового коллекторного тока видно, что для уменьшения выходного теплового тока $I_{К\ обр}$ в коллекторном переходе необходимо, прежде всего при построении схем транзисторных ключей подбирать транзисторы с достаточно большим дифференциальным сопротивлением транзистора (R_{VT}). Однако это требование не всегда приводит к желаемому результату, и в этих случаях приходится решать задачу надежного запирания транзистора условиями подключения входного сигнала.

Такими условиями, обеспечивающими надежное запирание транзистора, являются:

– включение входного напряжения, создающего обратное смещение на эмиттерном переходе транзистора, равное по амплиту-

де напряженности электрического поля на эмиттерном переходе ($|U_{\text{вх обр}}| = |\Delta U_{\text{БЭ}}|$), которое создано внешним источником питания схемы ($U_{\text{К}}$) на эмиттерном переходе ($\Delta U_{\text{БЭ}}$) и действует как прямое смещение на переходе. Это позволит уменьшить число неосновных носителей зарядов в базовой области, следовательно, и уменьшить тепловой ток в переходе база—коллектор ($I_{\text{БК обр}} = I_{\text{К обр}}$);

– включить входное напряжение, создающее обратное смещение на эмиттерном переходе транзистора больше, чем напряженность поля прямого смещения ($|U_{\text{вх обр}}| > |\Delta U_{\text{БЭ}}|$), созданная внешним источником питания схемы ($U_{\text{К}}$) на эмиттерном переходе. Это создаст условие перехода неосновных носителей зарядов в эмиттер и еще сильнее уменьшит число неосновных носителей зарядов в базовой области, следовательно, и резко уменьшится тепловой ток в коллекторном переходе ($I_{\text{К обр}}$);

– замкнуть входные клеммы схемы, что создаст замкнутую входную электрическую цепь «кл1 $\rightarrow R_{\text{б}} \rightarrow VT_{\text{БЭ}} \rightarrow +U_{\text{К}} \rightarrow$ кл2 ($|U_{\text{обр}}| = 0$)», в которой начнется переход неосновных носителей зарядов из базы в эмиттер и их уменьшение в базовой области, следовательно, и уменьшение теплового тока в коллекторном переходе ($I_{\text{К обр}}$).

Таким образом, рассмотренные условия выполняются за счет подачи соответствующего напряжения во входной цепи $|U_{\text{вх обр}}| \geq |\Delta U_{\text{БЭ}}|$ или $|U_{\text{вх}}| = 0$, но при выполнении любого из условий входная цепь должна быть замкнутой.

Составим уравнение для входной базовой цепи схемы (рис. 11.18). По второму закону Кирхгофа

$$U_{\text{вх}} = U_{\text{БЭ}} + I_{\text{К обр}} R_{\text{б}},$$

где $U_{\text{вх}}$ — амплитуда положительного входного импульса, а $U_{\text{БЭ}}$ — допустимое напряжение на эмиттерном переходе.

Отсюда

$$U_{\text{БЭ}} = U_{\text{вх}} - I_{\text{К обр}} R_{\text{б}}.$$

Режиму закрытого состояния транзистора соответствует точка *B* на вольт-амперных характеристиках транзистора (рис. 11.19, *а* и *б*). В режиме отсечки входное напряжение (в рассматриваемой схеме на рис. 11.18 это положительный сигнал) должно обеспечивать практически полное прекращение протекания токов в эмиттерном и коллекторном переходах или с допустимым пределом протекание только тепловых токов ($I_{\text{К обр}}$ и $I_{\text{Б обр}}$) неосновных носителей за-

рядов в этих переходах (выше точки *B* на нагрузочной характеристике на рис. 11.19, *б*, и на входной характеристике при $|U_{КЭ}| > 0$ ниже точки *B* на рис. 11.19, *а*).

Таким образом, из уравнения для входной цепи видно, что если принять тепловой ток коллекторного перехода равным нулю ($I_{К\ обр}$), то и произведение $I_{К\ обр}R_б$ в уравнении для входной цепи также будет равно нулю. При этом условии входное напряжение практически полностью прикладывается к эмиттерному переходу и должно быть равно допустимому напряжению этого перехода ($U_{вх} = U_{БЭ}$).

Этого можно достичь и при уменьшении сопротивления базового резистора $R_б$, что также уменьшает произведение $I_{К\ обр}R_б$ и тем самым увеличивает влияние входного сигнала на эмиттерный переход. С уменьшением сопротивления базового резистора уменьшается и падение напряжения на нем, что исключает подачу прямого смещения на эмиттерный переход и, как следствие, приток неосновных носителей зарядов из эмиттера в базу. Как известно, уменьшение числа неосновных носителей зарядов в базе уменьшает тепловой ток в коллекторном переходе. Полного влияния входного напряжения на эмиттерный переход можно добиться, выполнив также условие $U_{вх\ обр} \gg I_{К\ обр}R_б$, т.е. когда входное напряжение во много раз больше, чем падение напряжения на базовом резисторе.

Однако необходимо помнить, что уменьшать сопротивление базового резистора до нуля нельзя, так как этот резистор является элементом конструктивной нагрузки в базовой цепи и при его отсутствии может произойти короткое замыкание источника сигнала через малое сопротивление эмиттерного перехода транзистора.

Таким образом, когда $|U_{вх\ обр}| = |\Delta U_{БЭ}|$, число неосновных носителей зарядов в базе уменьшается за счет их частичной экстракции в эмиттер и дальнейшей рекомбинации, т.е. создается тепловой ток в цепи база—эмиттер эмиттерного перехода ($I_{Б\ обр}$), наибольшая величина которого определяется тепловым током эмиттерного перехода $I_{Э\ обр}$ ($I_{Э\ обр} = I_{БЭ\ обр}$). В результате оттока неосновных носителей зарядов из базовой области уменьшается тепловой ток в коллекторном переходе. При этом создается неравенство тепловых токов переходов $I_{БЭ\ обр} > I_{БК\ обр}$, что обеспечивает режим отсечки и надежного запирания транзистора от точки *B* до точки *b*′ (рис. 11.19).

Если $|U_{\text{вх обр}}| > |\Delta U_{\text{БЭ}}|$, т.е. входное напряжение больше допустимого значения напряжения обратного смещения на эмиттерном переходе, то транзистор будет находиться в режиме глубокой отсечки (точка b' правее на выходных ВАХ на рис. 11.19, *б*, и ниже точки B на входных ВАХ на рис. 11.19, *а*). В этом случае усиливается процесс экстракции в эмиттерном переходе и увеличивается тепловой ток $I_{\text{БЭ обр}}$, уменьшая тем самым тепловой ток в коллекторном переходе практически до нуля ($I_{\text{КБ обр}} = 0$).

При этом еще раз важно отметить, что глубина отсечки, а соответственно и тепловые токи эмиттерного и коллекторного переходов в базовой области ($I_{\text{БЭобр}}$ и $I_{\text{БКобр}}$) во многом зависят от значения сопротивления включенного в цепь базы резистора ($R_б$). Особенно это проявляется при условии $U_{\text{вх обр}} = U_{\text{БЭ}}$, при котором создается одновременное действие двух тепловых токов в базовой цепи, когда общий базовый тепловой ток равен сумме двух тепловых токов $I_{\text{Б обр}} = I_{\text{БЭ обр}} + I_{\text{БК обр}}$, т.е. резко повышается. В результате увеличивается падение напряжения на базовом резисторе ($R_б$), создающее прямое смещение на эмиттерном переходе и обратное смещение на коллекторном переходе, что препятствует надежному запиранию транзистора. Поэтому уменьшение сопротивления резистора $R_б$ в этом случае считается наиболее эффективным, так как позволяет не только уменьшить падение напряжения на базовом резисторе, но и уменьшить амплитуду входного напряжения (в рассматриваемом варианте запирающий входной сигнал положительной полярности $U_{\text{вх}}$). Действительно, если уменьшить сопротивление базового резистора, то входной сигнал почти полностью будет прикладываться к эмиттерному переходу и меньше гаситься на резисторе $R_б$. Величину входного сигнала при уменьшении сопротивления $R_б$ можно снизить на величину уменьшения падения напряжения на базовом резисторе ($I_{\text{Б обр}}R_б$), при этом также обеспечить надежное запирание транзистора и тем самым регулировать режимы отсечки или глубокой отсечки.

Таким образом, перевод транзистора из режима отсечки к границе с режимом глубокой отсечки и далее (от точки B до точки b' и далее) возможен при изменении входного напряжения или сопротивления базового резистора $R_б$.

Если при напряжении источника питания, равном нулю ($U_К = U_{КЭ} = 0$), включить источник сигнала ($U_{\text{вх обр}} > 0$) в виде поло-

жительного сигнала, равного по амплитуде источнику питания, на эмиттерном переходе транзистора будет создано обратное смещение и транзистор перейдет в режим глубокой отсечки (точка *b′* на входной характеристике на рис. 11.19, *а*), но значительно быстрее. В этом случае тепловой ток коллекторного перехода отсутствует и в результате отсутствует процесс уменьшения теплового тока коллектора от $I_{\text{К обр}}$ до нуля.

В любом из режимов отсечки эмиттерный и коллекторный переходы находятся под обратным смещением.

Режим открытого состояния транзистора достигается путем изменения полярности входного напряжения, создающего прямое смещение на эмиттерном переходе ($|U_{\text{вх пр}}| = |U_{\text{БЭ}}|$), и задания соответствующего тока базы. Открытое состояние транзистора характеризует точка *A* на линии нагрузки (рис. 11.19).

При переходе транзистора в режим насыщения ток базы увеличивается постепенно. Увеличению тока базы будет соответствовать увеличение тока коллектора до $I_{\text{К нас}}$ и перемещение рабочей точки из положения точки *B* по линии нагрузки. Падение напряжения на транзисторе ($U_{\text{КЭ}}$) при этом постепенно уменьшается до значения $U_{\text{КЭ нас}}$.

До некоторого значения тока базы $I_{\text{Б нас}}$ между этими величинами сохраняется линейная зависимость

$$R_{\text{нас}} = R_{\text{VT}} = \frac{U_{\text{КЭ нас}}}{I_{\text{К нас}}},$$

где R_{VT} — сопротивление транзистора; $R_{\text{нас}}$ — сопротивление насыщенного транзистора.

Взаимосвязь между токами во входной и выходной цепях определяется соотношением $\beta = I_{\text{К}}/I_{\text{Б}}$, где β — статический коэффициент усиления. Условие насыщения транзистора достигается при соотношении $I_{\text{К}} \le \beta I_{\text{Б}}$, т.е. $I_{\text{К нас}} \le \beta I_{\text{Б нас}}$. Токи в режиме насыщения определяются по закону Ома для входной цепи $I_{\text{Б нас}} = U_{\text{вх}}/R_{\text{б}}$ и выходной $I_{\text{К нас}} = \dfrac{U_{\text{К}} - \left|U_{\text{КЭ нас}}\right|}{R_{\text{К}}}$, где $U_{\text{КЭ нас}}$ — падение напряжения (остаточное напряжение) на транзисторе в открытом состоянии. Остаточное напряжение ($U_{\text{КЭ нас}}$) является существенным параметром транзистора в импульсном режиме работы и должно быть

минимальным (обычно имеет порядок несколько десятков милливольт). С учетом этого и соотношений для β и $I_{К\ нас}$ запишем равенства для определения токов насыщения:

$$I_{К\ нас} \approx \frac{U_К}{R_К}$$

и

$$I_{Б\ нас} = \frac{I_{К\ нас}}{\beta} = \frac{U_К}{\beta R_К}.$$

При дальнейшем увеличении тока базы ($I_Б > I_{Б\ нас}$) остаточное напряжение $U_{КЭ\ нас}$ останется практически неизменным, так как все коллекторные характеристики транзистора при $I_Б > I_{Б\ нас}$ практически проходят через точку *A* (рис. 11.19, *б*).

Режим насыщения широко используется для обеспечения открытого состояния транзистора. Открытое состояние транзистора при этом становится более устойчивым к помехам во входной цепи, а положение рабочей точки *A* на выходной характеристике не зависит от изменения коэффициента передачи тока транзистора β, в частности при понижении температуры. В режиме насыщения ток базы транзистора

$$I_Б = S\frac{I_{К\ нас}}{\beta},$$

где *S* — коэффициент температурной нестабильности, который показывает, во сколько раз изменение тока коллектора $I_К$ превышает изменение начального тока коллектора $I_{Кобр}$, т.е. $S = I_К/I_{Кобр}$, и при значениях коэффициента $S \approx 1{,}5—3$ обеспечивается надежное насыщение транзистора.

Найденный ток базы обеспечивается также и параметрами входной цепи электронного ключа

$$I_Б = \frac{U_{вх} - \Delta U_{БЭ}}{R_б}.$$

При увеличении входного напряжения и возрастании базового тока, когда $I_Б \gg I_{Б\ нас}$, транзистор переходит в режим глубокого насыщения без изменения остаточного напряжения $U_{КЭ\ нас}$ (выше точки *A* на рис. 11.19).

В режиме насыщения и глубокого насыщения эмиттерный и коллекторный переходы транзистора находятся под прямым смещением.

Анализируя режимы работы транзисторного ключа, можно сделать вывод о том, что закрытому состоянию ключа соответствует режим отсечки или глубокой отсечки, а открытому — режим насыщения или глубокого насыщения.

Рассмотрим переходные процессы в транзисторном ключе при переключении ключа (см. рис. 11.18).

В режиме отсечки на эмиттерном переходе напряжение смещения отсутствует, так как входное напряжение, действующее встречно с внутренним полем эмиттерного перехода $e_Э$, компенсируется этим полем, которое создано диффузионной емкостью эмиттерного перехода, если $|U_{вх\ обр}|=|e_Э|$. Поэтому в эмиттерном переходе заряды не перемещаются и течет только небольшой базовый ток в коллекторном переходе $I_{БК\ обр}$ за счет напряжения смещения коллекторного перехода ($U_{КБ} = -U_{вх} - U_К$) (точка *B* на рис. 11.19). Коллекторный ток в этом режиме практически можно считать равным нулю, так как концентрация неосновных носителей в базе очень мала.

При повышении входного напряжения ($|U_{вх\ обр}| > |e_Э|$) уменьшается диффузионная емкость эмиттерного перехода, так как расширяется потенциальный барьер, и возрастает барьерная емкость и возникает экстракция зарядов из базы в эмиттер и коллектор. Вначале базовый ток увеличивается за счет коллекторной составляющей ($I_{БК\ обр}$), а затем, при дальнейшем повышении входного напряжения, и за счет эмиттерной составляющей ($I_{БЭ\ обр}$). Таким образом, через базу протекает базовый ток, состоящий из эмиттерной и коллекторной составляющих $I_{Б\ обр} = I_{БК\ обр} + I_{БЭ\ обр}$ и транзистор находится в режиме глубокой отсечки (точка *b′* и правее на рис. 11.19).

Результат исследований позволяет сделать вывод о том, что для открытия транзистора и перевода его в состояние насыщения необходимо из режима глубокой отсечки перейти в режим отсечки (участок от точки *b′* до точки *B*) и только затем в граничный активный режим с режимом отсечки (точка *B*). Для этого потребуется дополнительный расход энергии входного сигнала на разрушение расширенного потенциального барьера. В результате увеличивается время открытия транзисторного ключа, т.е. снижается его быстродействие на включение.

В режиме насыщения (точка *A* на рис. 11.19, *б*) коллекторный ток практически не изменяется при увеличении базового тока ($I_Б > I_{Б\ нас}$). Однако увеличение базового тока ведет к избыточ-

ному накоплению зарядов в базе и транзистор из режима насыщения переходит в режим глубокого насыщения (участок a'—A и выше на рис. 11.19, *б*). В этом случае для перевода транзистора в закрытое состояние потребуется увеличить энергию входного сигнала для перехода в граничный с активным режимом режим насыщения (из точки a' в точку A на рис. 11.19, *б*). Также увеличивается и время переходного процесса, связанное с рассасыванием зарядов базовой области в коллектор и эмиттер.

Анализируя различные режимы работы транзисторного ключа на биполярных транзисторах, можно разделить транзисторные ключи на насыщенные и ненасыщенные.

Насыщенные транзисторные ключи относятся к группе медленнодействующих ключей и характеризуются положением рабочей точки в открытом и закрытом состоянии транзистора. Открытому ключу соответствует нахождение рабочей точки в режиме глубокого насыщения, а закрытому — в режиме глубокой отсечки. Такие граничные положения рабочей точки требуют увеличения времени на переходные процессы из одного состояния в другое.

В ненасыщенных транзисторных ключах положение рабочей точки характеризуется режимами насыщения и отсечки на границах с активным режимом работы транзистора. Наибольшее предпочтение имеют ключи, положение рабочих точек которых не находится на границе активного режима (точки A и B).

Однако в насыщенных транзисторных ключах наиболее точно выполняется требование отключения и включения ключа, так как в режиме глубокого насыщения сопротивление транзистора практически равно нулю ($R_{VT} = 0$), а в режимах отсечки и глубокой отсечки — бесконечно большое ($R_{VT} = \infty$), но такие ключи обладают малым быстродействием. Особенно неустойчив режим насыщения, в котором транзистор при малейшем изменении любого энергетического воздействия самопроизвольно переходит в режим глубокого насыщения.

В практических схемах в зависимости от требований, предъявляемых к ключам, применяют:

– насыщенные ключи для снижения сопротивления во включенном положении и повышения сопротивления в выключенном состоянии;

– ненасыщенные ключи для повышения быстродействия в цепях обработки цифровых сигналов — импульсов (логические элементы).

Любая разновидность транзисторного ключа может иметь любое исходное состояние — открытое или закрытое. В этом случае управляющий сигнал должен изменять состояние ключа на противоположное состояние. Такие транзисторные ключи управляются однополярными импульсами. Для задания исходного состояния ключа применяют непосредственный метод подачи напряжения смещения способами фиксированного тока базы или фиксированным напряжением делителя. Наибольшее быстродействие достигается способом фиксированного тока базы.

При косвенном методе подачи смещения на переходы, как показано на рис. 11.18, смещение переходов происходит за счет сил электрического поля ($E_К$), созданного напряжения внешнего источника питания $U_К$. В этом случае смещение эмиттерного и коллекторного переходов рассматривается на основе взаимодействия внешнего электрического поля ($E_К$), созданного источником питания $U_К$, с электрическим полем электронно-дырочных переходов $e_Э$ и $e_К$, т.е. рассматривается направление их векторов напряженности. Такой метод подачи смещения не позволяет установить один из исходных режимов ключа – открытый или закрытый, и требуется подача входного сигнала. Входной сигнал одной полярности закрывает ключ, а другой — открывает. В этих схемах управление происходит двухполярными сигналами, как в схеме на рис. 11.18, и ключи являются насыщенными.

При непосредственном методе подачи смещения возможно построить ненасыщенный ключ, но для этого необходимо применить: в цепях смещения и конструктивной нагрузки резистор с минимальными разбросами параметров; высокостабильные источники напряжения питания; транзисторы с небольшим коэффициентом температурной нестабильности и большой помехозащищенностью и т.д. Выполнение всех этих условий представляет сложную задачу, поэтому и при непосредственном методе подачи смещения ключи чаще всего являются насыщенными.

Рассмотрим некоторые разновидности ненасыщенных ключевых каскадов на биполярных транзисторах, в которых устранены отдельные недостатки насыщенных ключей:

– управление двухполярным сигналом;
– ускорение при включении;
– исключение режима насыщения.

11.3.4. Ключевой каскад с внешним источником смещения

Схема транзисторного ключа на рис. 11.20, *а*, является одной из разновидностей ключевой схемы, в которой во входной цепи включен источник внешнего смещения ($U_{см}$). Источник смещения создает первоначальное напряжение обратного смещения на эмиттерный переход, обеспечивая закрытое (выключенное) состояние ключа (режим отсечки). Резистор $R_{см}$ защищает источник входного сигнала, а резистор $R_б$ защищает источник смещения от короткого замыкания через эмиттерный переход в режиме насыщения транзистора. Входной сигнал, управляющий работой ключа, может быть однополярным. При отсутствии или небольшом отрицательном сигнале на входе транзистор ключевого каскада заперт, а при подаче достаточно большого отрицательного сигнала на входе — транзистор насыщен. Таким образом, положительный потенциал при двухполярном сигнале управления на входе схемы состояние ключа не изменяет, что указывает на устранение такого недостатка, как управление двухполярными сигналами.

Рассмотрим работу схемы при включении напряжения питания $U_К$ и напряжения смещения $U_{см}$ в различных вариантах воздействия входного сигнала. Начнем с анализа статического состояния схемы ключевого каскада и определения условий отсечки и насыщения транзистора.



Рис. 11.20. Схемы ключевых каскадов с дополнительным внешним источником смещения для создания исходного состояния: *а* — режима отсечки; *б* — режима насыщения

В отсутствие входного сигнала ($U_{вх} = 0$) и минимальном внутреннем сопротивлении источника входного сигнала ($r_{0вх}$), т.е. входные зажимы замкнуты накоротко между собой, транзистор должен быть закрыт. Для такого состояния входной цепи необходимо определить результирующее напряжение смещения на эмиттерном переходе.

При включении напряжения $U_{см}$ во входной (базовой) цепи создается замкнутая электрическая цепь, по которой течет ток $I_{см}$: $+U_{см} \rightarrow R_б \rightarrow R_{см} \rightarrow r_{0вх} \rightarrow -U_{см}$, создавая падение напряжения на резисторе $R_{см}$, равное

$$U_{Rсм} = U_{см} \frac{R_{см}}{R_{см} + R_б},$$

и падение напряжения на резисторе $R_б$, равное

$$U_{Rб} = U_{см} \frac{R_б}{R_{см} + R_б}.$$

Падение напряжения $U_{Rсм}$ (на рис. 11.20, *а*, показано без скобок) создает обратное смещение, а падение напряжения $U_{Rб}$ — прямое смещение на эмиттерном переходе транзистора.

На коллекторном переходе транзистора при включении напряжения $U_К$ через малое сопротивление $r_{0вх}$ создается обратное смещение напряжением $U_К$, одновременно с этим создается обратное смещение на коллекторном переходе согласованным действием двух напряжение $U_К$ и $U_{см}$. Обратные смещения коллекторного перехода способствуют протеканию обратного теплового тока $I_{К\ обр}$, который состоит из двух составляющих, протекающих по двум цепям:

1-я цепь: $+U_К \rightarrow R_{см} \rightarrow VT_{б\text{-}К} \rightarrow -UK \rightarrow r_{0вх} \rightarrow +U_К$;

2-я цепь: $+U_{см} \rightarrow R_б \rightarrow VT_{б\text{-}К} \rightarrow -UK \rightarrow r_{0вх} \rightarrow U_{см}(+U_К)$.

При рассмотрении цепей протекания тока $I_{К\ обр}$ видно, что во входной (базовой) части схемы имеются две параллельные ветви $+U_К \rightarrow R_{см} \rightarrow VT_{б\text{-}К}$ ... и $+U_{см} \rightarrow R_б \rightarrow VT_{б\text{-}К}$, в которых имеются резисторы $R_{см}$ и $R_б$. По каждой из параллельных ветвей протекают составляющие теплового тока, создающие падения напряжения на резисторах $R_{см}$ и $R_б$, которые действуют как прямое смещение на эмиттерный переход транзистора. На рис. 11.20, *а*, полярность напряжения на резисторе $R_{см}$ показана в скобках, а полярность напряжения на резисторе $R_б$ совпадает с полярностью падения напряжения, созданного при протекании тока $I_{см}$, т.е. показана без скобок.

Таким образом, для определения общего напряжения прямого смещения на эмиттерном переходе во входной цепи от протекания составляющих теплового тока коллекторного перехода ($\Delta U_{\text{пр}} I_{\text{К обр}}$) необходимо определить эквивалентное сопротивление двух параллельных ветвей во входной части схемы. Эквивалентное сопротивление, состоящее из двух параллельно соединенных резисторов $R_{\text{см}}$ и $R_{\text{б}}$ определяется по формуле

$$U_{\text{ЭК}} = \frac{R_{\text{см}} R_{\text{б}}}{R_{\text{см}} + R_{\text{б}}}.$$

Тогда падение напряжения во входной цепи от протекания теплового тока коллекторного перехода вычисляется по формуле

$$\Delta U_{\text{пр}} I_{\text{К обр}} = I_{\text{К обр}} R_{\text{ЭК}} = I_{\text{К обр}} \frac{R_{\text{см}} R_{\text{б}}}{R_{\text{см}} + R_{\text{б}}}.$$

Для определения напряжения, действующего на эмиттерном переходе, составим уравнение по второму закону Кирхгофа для входной базовой цепи (участок «база—эмиттер»):

$$U_{\text{см}} = U_{\text{БЭ}} + I_{\text{К обр}} \frac{R_{\text{см}} R_{\text{б}}}{R_{\text{см}} + R_{\text{б}}},$$

где напряжение $U_{\text{БЭ}}$ является падением напряжения на эмиттерном переходе транзистора, которое можно определить, преобразовав данное уравнение.

Тогда получим

$$U_{\text{БЭ}} = U_{\text{см}} - I_{\text{К обр}} \frac{R_{\text{см}} R_{\text{б}}}{R_{\text{см}} + R_{\text{б}}}.$$

Напряжение смещения ($U_{\text{см}}$) не полностью подается во входную цепь как напряжение обратного смещения, так как часть напряжения теряется на конструктивной нагрузке (на резисторе $R_{\text{б}}$), действующая как напряжение прямого смещения ($U_{\text{Rб}}$) и в противофазе с напряжением $U_{\text{см}}$. Результирующее напряжение обратного смещения во входной цепи равно падению напряжению $U_{\text{Rсм}}$ на резисторе $R_{\text{см}}$. Таким образом, в формуле для определения напряжения $U_{\text{БЭ}}$ заменим напряжение $U_{\text{см}}$ напряжением $U_{\text{Rсм}}$ и получим

$$U_{\text{БЭ}} = U_{\text{Rсм}} - I_{\text{К обр}} \frac{R_{\text{см}} R_{\text{б}}}{R_{\text{см}} + R_{\text{б}}}.$$

Условие запирания транзистора $|U_{БЭ}| \geq 0$ указывает, что запирание транзистора происходит при отсутствии напряжения смещения на эмиттерном переходе, т.е. $U_{БЭ} = 0$, или при напряжении смещения, равном по абсолютной величине напряжению отсечки $|U_{БЭ}| = U_{БЭ\ отс} > 0$. В данном случае

$$U_{Rсм} - I_{К\ обр} \frac{R_{см} R_{б}}{R_{см} + R_{б}} \geq 0.$$

Подставив значения $U_{R\ см}$, полученное неравенство примет вид

$$U_{см} \frac{R_{см}}{R_{см} + R_{б}} - I_{К\ обр} \frac{R_{см} R_{б}}{R_{см} + R_{б}} \geq 0.$$

Преобразуя полученное неравенство, получим неравенство

$$U_{см} \frac{R_{см}}{R_{см} + R_{б}} \geq I_{К\ обр} \frac{R_{см} R_{б}}{R_{см} + R_{б}},$$

из которого видно, что напряжение обратного смещения $U_{см} \frac{R_{см}}{R_{см} + R_{б}}$ больше или равно напряжению прямого смещения $I_{К\ обр} \frac{R_{см} R_{б}}{R_{см} + R_{б}}$, действующему на эмиттерный переход транзистора. Данное соотношение указывает на то, что на эмиттерный переход действует результирующее напряжение обратного смещения или равное нулю, определяемое как разность этих двух напряжений. С учетом того, что на эмиттерный переход транзистора действует и напряжение прямого смещения $U_{Rб}$, общее напряжение смещения равно приблизительно напряжению прямого смещения $U_{Rб}$, равному допустимому напряжению отсечки на эмиттерном переходе $U_{БЭ\ отс} = U_{Rб}$. Напряжение на эмиттерном переходе равное, $U_{БЭ\ отс}$, обеспечивает условие надежного запирания транзистора. Решая неравенство относительно $R_{б}$, получим

$$R_{б} \leq \frac{U_{см}}{I_{К\ обр}}.$$

Данное условие должно выполняться при всех значениях обратного тока транзистора, в том числе и в случае $I_{К\ обр} = I_{К\ обр\ max}$, что соответствует максимальной рабочей температуре устройства. Тогда

$$R_{б} \leq \frac{U_{см}}{I_{К\ обр\ max}},$$

Выполняя это неравенство, можно определить значение базового сопротивления, которое обеспечит условие надежного запирания транзистора в ключевом каскаде с внешним источником обратного смещения и исключит переход схемы в режим глубокой отсечки. Значение сопротивления резистора $R_{см}$ строго регламентировано условиями обеспечения режима насыщения.

Данное соотношение позволяет иметь минимальное падение напряжения на базовом резисторе, создающее прямое смещение на эмиттерном переходе. Это обеспечивает положение рабочей точки на границе режима отсечки с активным режимом и исключает глубокую отсечку и повышение быстродействия ключа при включении.

При отрицательном входном сигнале (на входных клеммах показана полярность входного сигнала) транзистор переходит в режим насыщения (включения). Для перехода транзистора в режим насыщения необходимо, чтобы амплитуда входного напряжения была больше амплитуды напряжения обратного смещения, создаваемого источником смещения на резисторе $R_{см}$, т.е. выполнялось условие $|U_{вх}| > |U_{Rсм}|$. Сопротивление смещения $R_{см}$ во входной цепи несколько уменьшает амплитуду входного сигнала, что незначительно влияет на быстродействие ключа. Однако при этом исключается вероятность перехода транзистора в режим глубокого насыщения. Встречное действие источника смещения ($U_{см}$) с источником входного сигнала ($U_{вх}$) также способствует этому.

Таким образом, источник внешнего смещения определяет исходное состояние ключа, позволяет управлять однополярными импульсами, исключает режимы глубокого насыщения и глубокой отсечки и повышает быстродействие ключа. Такой транзисторный ключ (рис. 11.20, *а*) можно считать ненасыщенным.

Источник смещения можно включить и для создания прямого смещения на эмиттерном переходе, тогда исходное состояние ключа будет открытым, т.е. транзистор находится в режиме насыщения (рис. 11.20, *б*).

Недостатком данных схем является необходимость применения двух источников питания $U_К$ и $U_{см}$, что не всегда возможно.

В схемах на рис. 11.21 смещение создается одним источником питания $U_К$ способом фиксированного тока базы (рис. 11.21, *а*) и фиксированного напряжения с делителя (рис. 11.21, *б*).



Рис. 11.21. Схемы ключевых каскадов с одним источником питания для создания смещения: *а* — фиксированным током базы; *б* — фиксированным напряжением с делителя

Принцип действия схем на рис. 11.21 аналогичен принципу работы схемы, рассмотренной на рис. 11.20, *б*, так как исходное состояние транзистора в этих схемах соответствует режиму насыщения. Поэтому управление также производится однополярными сигналами.

Схемы с одним источником питания имеют недостатки: возможность самопроизвольного перехода в режим глубокой отсечки при температурных изменениях и нестабильности параметров; необходимость повышения амплитуды входного сигнала управления для перевода ключа из одного состояние в другое, вызванная тем, что входной резистор $R_{вх}$ уменьшает его амплитуду, увеличивая время на накопление зарядов в базовой области при открытии ключа и на рассасывание зарядов из базовой области при закрытии ключа.

В результате увеличивается время включения и уменьшается быстродействие. Увеличение амплитуды входного сигнала может способствовать также переходу транзисторного ключа в режим глубокого насыщения, что увеличит и время на выключение, снижая быстродействие.

Указанные недостатки устраняются в рассмотренных выше схемах с внешним источником смещения.

За счет действия дополнительного напряжения прямого смещения с базового резистора (см. рис. 11.20, *а*) на эмиттерный переход транзистора при переводе транзистора в открытое состояние ускоряется процесс накопления зарядов в базе при переходе в ре-

жим насыщения. Это напряжение фиксирует положение рабочей точки в режиме отсечки, исключая переход в режим глубокой отсечки, так как напряжение прямого смещения на эмиттерном переходе в закрытом состоянии было приблизительно равно напряжению отсечки ($U_{Rб} = U_{БЭ\ отс}$).

В схеме на рис. 11.20, *б*, базовый резистор $R_б$ фиксирует небольшое напряжение обратного смещения на эмиттерном переходе транзистора, что исключает в исходном состоянии переход транзистора в режим глубокого насыщения, а при переходе в режим отсечки это напряжение ускоряет процесс рассасывания зарядов из базы.

Для ускорения переходных процессов, возникающих при переключении, в схемах с одним источником напряжения питания, а иногда и в схемах с двумя источниками напряжения питания, используют ускоряющий конденсатор С небольшой емкости, шунтирующий входной резистор $R_{вх1}$.

Рассмотрим принцип работы такого транзисторного ключа (рис. 11.22, *а*). В схеме шунтирующий конденсатор с дифференциальным сопротивлением эмиттерного перехода ($r_{Э\ диф}$ — на схеме показан штрихами) составляют дифференцирующую цепь. По закону функционирования дифференцирующей цепи ($U_R = U_{вх} e^{-t/\tau}$) в начальный момент времени при включении напряжения на входах цепи ($t = 0$) все напряжение подается на резистор, так при $t = 0$

$$U_R = U_{вх} e^{-t/\tau} = U_{вх} e^0 = U_{вх},$$

т.е. в рассматриваемой цепи схемы входное напряжение подается на дифференциальное сопротивление эмиттерного перехода ($r_{Э\ диф}$) и $U_{вх} = \Delta U_{БЭ}$. Таким образом, на эмиттерном переходе будет действовать все входное напряжение обратного смещения, что ускоряет процесс закрытия транзистора, т.е. переключение. Однако, поскольку сопротивление $r_{Э\ диф}$ для открытого транзистора мало, может произойти короткое замыкание источника сигнала, что резко уменьшит его амплитуду, при которой невозможно управлять транзисторным ключом. Для исключения короткого замыкания источника сигнала в базовой цепи устанавливают дополнительный входной резистор $R_{вх2}$ с небольшим сопротивлением. В результате этого входной резистор в цепи базы состоит из двух резисторов ($R_{вх1}$

и $R_{вх2}$). Входной резистор $R_{вх1}$ с конденсатором С также образует дифференцирующую цепь. В результате совместного действия практически все входное напряжение подается на эмиттерный переход, так как $U_{Rвх1} = \Delta U_{БЭ} = U_{вх}$.



Рис. 11.22. Схема ключевого каскада с ускоряющим конденсатором (*а*) и временны́е диаграммы входного напряжения (*б*), выходного напряжения (*в*) и напряжения на эмиттерном переходе (*г*)

Рассмотрим несколько вариантов работы транзисторного ключа в зависимости от состояния сигнала на входе схемы:

– на входе схемы не включен источник сигнала;

– входные клеммы замкнуты между собой;

– на входе схемы действует положительный импульс в отрицательной логике представления информационного сигнала (рис. 11.22, *б*).

В каждом из этих вариантов работы ключа имеются свои особенности, влияющие на процессы, происходящие в схеме, а также и на форму выходного сигнала. С точки зрения эксплуатации схемы наиболее приемлемыми вариантами работы схемы являются варианты с отключенным и включенным источником входного сигнала.

Рассмотрим вариант работы схемы при отключенном источнике входного сигнала ($U_{вх} = 0$) в схеме с непосредственным методом подачи смещения фиксированным током базы (рис. 11.22, *а*).

В этом случае при включении источника питания транзисторный ключ открыт за счет подачи прямого смещения на эмиттерный переход и обратного смещения на коллекторный переход способом фиксированного тока базы (вход схемы отключен). В начальный момент времени (t_0) на эмиттерный переход действует все напряжение источника питания ($U_К$), создающее прямое смещение на эмиттерном переходе. В эмиттерном переходе происходит инжекция носителей зарядов в базу и нарастание базового тока ($I_б$), создающего падение напряжения на базовом резисторе $U_{Rб} = I_б R_б$, которое действует как напряжение обратного смещения на коллекторный переход транзистора. Постепенное увеличение базового тока (t_0—t_1) ведет к увеличению падения напряжения на базовом резисторе и уменьшению напряжения прямого смещения на эмиттерном переходе ($U_{БЭ}$) на величину падения напряжения на базовом резисторе $U_{R1} = I_б R1$ от первоначальной величины и равно $U_{БЭ\ пр} = U_К - U_{R1}$ (рис. 11.22, *г*). За счет обратного смещения коллекторного перехода протекает коллекторный ток, и на выходе транзисторного ключа образуется положительный (нулевой) потенциал в отрицательной логике (рис. 11.22, *в*), созданный за счет падения напряжения на коллекторном резисторе (U_{R3}) при протекании коллекторного тока. Конденсатор находится в разряженном состоянии.

При подаче на вход схемы отрицательного потенциала источника входного сигнала (полярность на входе схемы показана без ско-

бок) в начальный момент времени действия t_2 увеличивается суммарное напряжение на эмиттерном переходе транзистора $U_{БЭ\ пр} = U_К - U_{R1} + U_{вх}$ (рис. 11.22, *г*). На выходе транзисторного ключа потенциал не меняется, т.е. положительный (нулевой) потенциал в отрицательной логике. В течение времени постоянной электрической цепи $\tau = C(R_{вх2} + r_{Э\ диф})$, которая должна быть меньше времени действия входного сигнала (в данном случае время действия отрицательного потенциала на входе), происходит заряд ($t_3 = \tau$) конденсатора в соответствии с законом функционирования RC-цепи (C и $r_{Э\ диф}$), и конденсатор зарядится практически до амплитуды входного сигнала $U_С \approx U_{вх}$ (полярность на конденсаторе показана без скобок на рис. 11.22, *а*).

В момент времени начала действия положительного импульса (полярность на входе схемы показана в скобках) t_3 (рис. 11.22, *б*) происходит перезаряд конденсатора, который начинается с разряда в течение времени $t_р = t_1—t_2$ (рис. 11.22, *в* и *г*), так как полярность входного напряжения противоположна полярности заряженного конденсатора. Конденсатор разряжается через шунтирующий резистор $R_{вх1}$, создавая на нем падение напряжения (полярность на резисторе показана без скобок), действующее согласованно с входным напряжением, и прикладывается к эмиттерному переходу как обратное смещение, что резко снижает напряжение прямого смещения на эмиттерном переходе транзистора $U_{БЭ\ пр} = U_К - U_{R1} - U_{вх} - U_{R\ вх1}$. Одновременно с этим суммарное согласованное действие входного напряжения и падение напряжения на базовом резисторе $U_{вх} + I_б R1$ увеличивают напряжение обратного смещения на коллекторном переходе, что все вместе способствует быстрому рассасыванию зарядов из базы в эмиттер и коллектор и закрытию транзистора с переводом в режим отсечки.

Рассасывание зарядов в коллектор при разряде конденсатора сопровождается небольшим положительным выбросом потенциала на выходе ключа (период $t_3—t_4$), превышающим нулевой уровень на величину падения напряжения на коллекторном резисторе, за счет протекания теплового тока при рассасывании зарядов ($I_{К\ обр} R3$), который постепенно снижается до нулевого уровня (период $t_р = t_3—t_4$).

При полном разряде конденсатора начинается второй этап перезаряда конденсатора, т.е. заряд конденсатора противополож-

ной полярности (полярность на конденсаторе показана в скобках на рис. 11.22, *а*). В процессе заряда конденсатора снижается ток перезаряда ($I_{\text{пз}}$) через базовый резистор R1, что уменьшает падение напряжения на резисторе R1, следовательно и обратное смещение на коллекторном переходе, и переводит транзистор в режим отсечки (период $t_{\text{пз}} = t_4 — t_5$ на рис. 11.22, *в* и *г*). Напряжение на эмиттерном переходе определяется как величина падения напряжения на входных резисторах за счет протекания очень слабого теплового тока коллекторного перехода $I_{\text{К обр}}(R_{\text{вх1}} + R_{\text{вх2}})$ (рис. 11.22, *г*).

В момент окончания входного импульса (t_6) начинает разряжаться конденсатор через резистор $R_{\text{вх1}}$, создавая падение напряжения (полярность на резисторе показана в скобках), которое действует согласованно с входным напряжением как прямое смещение на эмиттерный переход. При этом транзистор открывается и снижается напряжение на эмиттерном переходе до значения $U_{\text{БЭ пр}} = U_{\text{К}} - U_{\text{R1}}$ (период $t_6 — t_7$ на рис. 11.22, *в* и *г*), а потенциал на выходе становится более положительным (нулевым в отрицательной логике) (рис. 11.22, *в*). Дальнейшая работа схемы при воздействии очередного импульса аналогична рассмотренной выше от момента времени t_3.

Таким образом, при открытии и закрытии транзистора (замыкании и размыкании ключа) конденсатор ускоряет переходные процессы в транзисторном ключе, поэтому конденсатор называют ускоряющим.

Необходимо также отметить, что в рассмотренной схеме ускоряющее действие конденсатора, как элемента дифференцирующей цепи, наиболее эффективно при переключении транзистора, так как в начальный момент времени открытое состояние транзистора определено непосредственным методом подачи смещения. В схемах с косвенным методом подачи смещения (см. рис. 11.18) ускоряющий конденсатор также будет способствовать ускоренному процессу перевода транзистора в одно из состояний при включении источника входного сигнала, однако при этом методе подачи смещения транзистор может иметь неустойчивое состояние из-за небольшого колебания амплитуды входного сигнала.

Работа схемы с включенным источником входного сигнала в схеме с непосредственным методом подачи смещения происхо-

дит аналогично рассмотренной выше, с той лишь разницей, что при включении источника питания конденсатор сразу заряжается.

Работа схемы с замкнутыми входными клеммами и с непосредственным методом подачи смещения аналогична рассмотренной выше, с той лишь разницей, что при включении источника питания конденсатор заряжается приблизительно до напряжения источника питания полярностью, показанной на рис. 11.22, *а*, в скобках.

В схеме транзисторного ключа с косвенным методом подачи смещения (рис. 11.23) ускорение переходных процессов с применением ускоряющего конденсатора усложняется из-за необходимости управления двухполярными сигналами. Рассмотрим особенности работы схемы для выяснения возникающих сложностей и способов их устранения.

В исходном состоянии схемы при включении источника питания и отсутствии входного сигнала управления транзисторный ключ находится в активном режиме, который не определяет присущие транзисторному ключу режимы отсечки или насыщения. Такое состояние схемы связано с тем, что в схеме применен косвенный метод подачи смещения. На выходе схемы величина потенциала определяется максимальным начальным током коллекторного перехода $I_{К\ обр}$, создающим падение напряжения на коллекторной нагрузке $U_{вых} = U_К - U_{R1} = U_К - I_{К\ обр}R1$ (рис. 11.23, *в*).

При подаче на вход схемы отрицательного импульса транзисторный ключ переходит в режим насыщения. По переднему фронту отрицательного импульса (момент времени t_1 на рис. 11.23, *а*) входное напряжение через дифференцирующую RC-цепь, состоящую из конденсатора С и дифференциального сопротивления эмиттерного перехода $r_{Э\ диф}$ (показано штрихами), прикладывается к эмиттерному переходу транзистора. По закону функционирования RC-цепи в первоначальный момент времени $t_1 = 0$ все напряжение поступает на эмиттерный переход транзистора, т.е. на дифференциальное сопротивление эмиттерного перехода ($r_{Э\ диф}$), и определяется по формуле $U_{r\,Э\,диф} = U_{БЭ} = U_{вх}e^{-t/\tau}$. Это напряжение создает прямое смещение на эмиттерном переходе, в котором протекает базовый ток, что ведет к накоплению зарядов в базовой области, и в коллекторном переходе протекает коллекторный ток, транзистор открывается. Протекающий во входной цепи базовый ток $I_б$, создает падение напряжения на резисторе $R_{вх1}$ ($U_{Rвх1} = I_б R_{вх1}$), уменьшаю-



Рис. 11.23. Схема ключевого каскада с ускоряющим конденсатором и диодной фиксацией (*а*) и временны́е диаграммы входного напряжения (*б*), выходного напряжения (*в*) и напряжения на эмиттерном переходе (*г*)

щее прямое смещение эмиттерного перехода (рис. 11.23, *б*), и заряжает конденсатор С. При открытии транзисторного ключа на выходе положительный (нулевой) потенциал снимается с коллекторной нагрузки при протекании коллекторного тока. Через ин-

тервал времени, приблизительно равный 5τ (постоянная заряда $\tau_З = Cr_{Э\ диф}$), конденсатор заряжается базовым током транзистора до напряжения, равного $U_С \approx I_б R_{вх2}$ (полярность заряженного конденсатора показана без скобок на рис. 11.23, *а*).

Положительный входной импульс, поступающий на вход схемы, ограничивается большим сопротивлением заряженного конденсатора С и резистора $R_{вх1}$. Так как полярность входного сигнала противоположна полярности заряженного конденсатора, то конденсатор начинает разряжаться через малое сопротивление эмиттерного перехода, источник входного сигнала и резистор $R_{вх1}$. При этом также проявляется действие дифференциальной цепи (С и $r_{Э\ диф}$) при закрытии ключа, т.е. все напряжение подается на дифференциальное сопротивление эмиттерного перехода.

В результате к эмиттерному переходу транзистора в момент действия переднего фронта положительного импульса (момент времени t_3 на рис. 11.23, *а*) прикладывается сумма напряжений источника входного сигнала и конденсатора ($U_{БЭ} = U_{вх} + U_С$), действующих согласованно как обратное смещение (момент времени t_3 на рис. 11.23, *г*). Такое воздействие на эмиттерный переход ускоряет закрытие транзистора. При закрытии транзистора возрастает сопротивление эмиттерного перехода и уменьшается базовый ток, т.е. обрывается цепь разряда конденсатора через эмиттерный переход транзистора. Таким образом, воздействие положительного импульса на схему, ускоряя процесс закрытия транзистора, задерживает разряд конденсатора. Цепь разряда протекает в этом случае через резистор $R_{вх2}$, что увеличивает время разряда, так как $R_{вх2} > r_{Э\ диф}$, и постоянная времени разряда равна $\tau_р = CR_{вх2}$. Увеличение времени разряда может привести к тому, что если конденсатор не успеет разрядиться до окончания положительного импульса, то следующий отрицательный импульс не сможет воздействовать на эмиттерный переход транзистора из-за большого сопротивления конденсатора до полного разряда конденсатора. В результате замедляется процесс переключения схемы в режим отсечки, а при коротком отрицательном импульсе схема вообще может не успеть переключиться.

Для ускорения процесса разряда конденсатора, т.е. уменьшения сопротивления конденсатора С, а самое главное, чтобы кон-

денсатор разрядился до окончания действия положительного импульса, включают диодный ключ на диоде VD, который шунтирует конденсатор через источник входного сигнала. Сумма напряжений источника входного сигнала и конденсатора, действующих согласованно, создает прямое смещение на диоде и при этом резко уменьшается сопротивление диода. В результате создается цепь ускоренного разряда конденсатора. Конденсатор разряжается через диод и источник входного сигнала, имеющий малое внутреннее сопротивление, и тем самым уменьшается время разряда. Кроме того, диодная фиксация базового потенциала уменьшает напряжение обратного смещения эмиттерного перехода, исключая режим глубокой отсечки. Это происходит за счет стабилизирующих свойств диода при прямом смещении. При этом повышается быстродействие транзисторного ключа.

При полном разряде конденсатора начинается перезаряд конденсатора с противоположной полярностью (на рис. 11.23, *а*, полярность показана в скобках). По переднему фронту следующего отрицательного импульса сумма напряжений входного сигнала и конденсатора, действующих согласованно как прямое смещение на эмиттерный переход, ускоряет процесс открытия транзисторного ключа. Однако в этот момент диод находится под обратным смещением и не шунтирует конденсатор через источник входного сигнала, создавая возможность воздействия всего суммарного напряжения на эмиттерный переход для быстрого перевода транзистора в режим насыщения.

Входное напряжение и после разряда конденсатора действует также как обратное смещение на диод. При обратном смещении диода стабилизируется падение напряжения на нем, а так как диод включен параллельно с эмиттерным переходом транзистора, то можно говорить и о стабильном напряжении прямого смещения на эмиттерном переходе. Последнее указывает на стабильность режима работы транзисторного ключа, а при соответствующем подборе параметров диода транзистор будет работать в режиме насыщения без переходов в режим глубокого насыщения.

Рассмотренные выше схемы позволяют повысить быстродействие транзисторного ключа, но не устраняют главный недостаток — возможность перехода ключа в режим глубокого насыщения

за счет роста базового тока. Желательно, чтобы транзистор работал в ненасыщенном режиме, но на границе с режимом насыщения.

Схемы ненасыщенных транзисторных ключей содержат цепи нелинейной обратной связи. Такая обратная связь фиксирует потенциал коллектора относительно потенциала базы, и тем самым исключается режим насыщения транзисторного ключа.

Пример схемы ненасыщенного транзисторного ключа с цепями нелинейной отрицательной обратной связи (ООС) приведен на рис. 11.24. В схеме с косвенным методом подачи смещения управление осуществляется двухполярным (биполярным) входным сигналом $U_{вх}$.

Во время действия положительного импульса транзистор и диод закрыты. На выходе устанавливается уровень напряжения, равный $-U_К$. При отрицательном входном импульсе начинает расти ток $I_К$. При этом диод VD будет закрыт до тех пор, пока напряжение на коллекторном переходе $U_{БК}$, по мере роста тока $I_К$, не станет равным по абсолютной величине напряжению на резисторе $R_{б2}$ ($|U_{БК}| = |U_{Rб2}|$), где $|U_{БК}| = |I_б R_{б2}|$, т.е. потенциал на выходе схемы, снимаемый с резистора коллекторной нагрузки ($U_{Rк}$), станет положительным и равным положительному потенциалу, снимаемому с базового резистора $R_{б2}$. На диоде VD в этот момент отсутствует смещение и он закрыт.



Рис. 11.24. Схема ненасыщенного ключа с нелинейной отрицательной обратной связью (ООС) на выпрямительных диодах

Любые внешние воздействия, в том числе и повышение входного тока, могут увеличить коллекторный ток, что приведет к переходу транзистора в режим насыщения. Например, при возрастании коллекторного тока, т.е. при переходе в режим насыщения, происходит увеличение положительного потенциала на коллекторе и превышение его над положительным потенциалом базы, что создает прямое смещение на диоде. Диод открывается. При открытом диоде начинает действо-

вать ООС, когда сигнал с выхода (коллектора) передается на вход схемы в базовую цепь. Теперь рост входного тока $I_{вх}$ мало влияет на режим работы транзистора, так как значительная часть выходного тока $I_{КД}$ замыкается через диод VD во входную цепь и действует встречно с входным током. Увеличение падения напряжения на $R_{б1}$ уменьшает смещение на эмиттерном переходе, исключая большое накопление зарядов в базовой области. В итоге избыточный заряд, накапливаемый в базе транзистора, много меньше, чем при его выключении в обычной схеме насыщенного ключа, тем самым исключаются режим насыщения транзисторного ключа и рост базового тока.

Ограничение входного тока $I_{вх}$ обеспечивается резистором $R_{б1}$, который также исключает короткое замыкание источника входного сигнала при действии ООС в схеме. В результате действия ООС коллекторный переход транзистора шунтируется диодом, что уменьшает экстракцию, а за счет резистора $R_{б1}$ и инжекцию в эмиттерном переходе.

При окончании действия отрицательного входного сигнала транзистор закрывается. Сравнительно малый заряд базы рассасывается быстро, что обеспечивает быстродействие ключа при выключении. Быстродействие при выключении снижается за счет инерционности запирания диода, так как в его электронно-дырочном переходе также есть избыточные заряды в катоде. Поэтому в цепи ООС используют высокочастотные диоды и диоды Шоттки, в которых мало накапливаются избыточные заряды (рис. 11.25).

При использовании диодов Шоттки не нужен дополнительный резистор $R_{б2}$, как в схеме на рис. 11.24. Это связано с тем, что диод Шоттки открывается при более низком напряжении, созданном на коллекторном переходе тепловым током коллектора ($U_{БК} = I_{К\ обр} r_{К\ диф}$).



Рис. 11.25. Схема ненасыщенного ключа с нелинейной отрицательной обратной связью (ООС) на диоде Шоттки



Рис. 11.26. Схема ненасыщенного ключа с нелинейной отрицательной обратной связью (ООС) на диоде с внешним источником смещения

На рис. 11.26 приведена схема транзисторного ключа, в котором начальный режим работы определен напряжением внешнего источника смещения ($U_{см}$). В данной схеме исходное состояние ключа — закрытое, а управление происходит однополярным отрицательным импульсом.

К недостаткам ненасыщенного транзисторного ключа относятся: падение напряжения на открытом ключе больше, чем в насыщенном; плохая помехозащищенность из-за большого входного сопротивления ключа; плохая температурная защищенность ключа по сравнению с насыщенным транзисторным ключом.

11.3.5. Транзисторный переключатель тока

В ряде случаев требуется не простая коммутация тока в нагрузке (включить—выключить), а переключение тока из одной электрической цепи в другую. Электромеханическим аналогом подобного устройства является тройник контактов реле (Р) (рис. 11.27). При замыкании контактов *11* и *12* ток потечет в цепи *а—б*, а при замыкании контактов *11* и *13* ток потечет в цепи *а—в*. Выполняющий аналогичные функции переключатель тока на биполярных транзисторах приведен на рис. 11.28.



Рис. 11.27. Релейный аналог переключателя тока

Переключатель тока построен на двух одинаковых транзисторных ключах, включенных по схеме с ОЭ. Во входную цепь ключа на транзисторе VT2 включен источник опорного напряжения $U_{оп}$. Управляющее входное напряжение подается на вход транзисторного ключа с транзистором VT1. Опорное напряжение определяет режим насыщения транзистора VT2 — открытый ключ.

Для пояснения принципа работы транзисторного переключателя тока рассмотрим сначала, что входное напряжение равно нулю



Рис. 11.28. Схема транзисторного переключателя тока

($U_{вх} = 0$). В этом случае транзистор VT1 закрыт и весь ток проходит через VT2 ($I_{К2}$). Потенциал коллектора VT2 — отрицательный, а потенциал коллектора VT2 — положительный (рис. 11.29). Выходное напряжение можно снимать либо с коллектора VT1, либо с коллектора VT2 относительно одного из полюсов источника питания $U_К$ или между коллекторами VT1 и VT2 (так называемое дифференциальное включение нагрузки). Способы включения нагрузки показаны штрихами на рис. 11.28. При дифференциальном включении нагрузки полярность выходного напряжения $U_{вых}$ показана при $U_{вх} = 0$.

Когда входное напряжение $U_{вх} = U_{оп}$ (момент t_1—t_2), через оба транзистора протекают одинаковые токи $I_{Э1} = I_{Э2} = 0{,}5I_0$ и $I_{К1} = I_{К2}$, потенциалы коллекторов равны и между ними нет разности потенциалов. За счет эмиттерной связи, создающей обратное смещение на эмиттерных переходах (т.е. действует ООС по



Рис. 11.29. Временны́е диаграммы потенциалов напряжения в точках схемы переключателя тока

напряжению), транзисторы остаются в режиме околонасыщения, что исключает глубокое насыщение транзисторного ключа.

При возрастании входного напряжения $U_{вх} > U_{оп}$ (момент t_2—t_3) растет эмиттерный ток $I_{Э1}$ и увеличивается падение напряжения на эмиттерной нагрузке U_{R3}. Рост падения напряжения U_{R3} увеличивает обратное смещение на эмиттерном переходе транзистора VT2, что ведет к его закрытию. В результате уменьшается ток коллектора I_{K2} и возрастает I_{K1}, т.е. происходит переключение тока из цепи транзистора VT2 в цепь транзистора VT1. Транзистор VT1 работает на границе с режимом насыщения, аналогично условиям работы VT2 в режиме, когда $U_{вх} < U_{оп}$.

Анализируя режим работы переключателя тока, видно, что при уровне входного сигнала, равном нулю ($U_{вх} = 0$), на выходе А — единичный (положительный) потенциал, а на выходе Б — нулевой (отрицательный) потенциал. Входной сигнал ($U_{вх} > U_{оп}$) изменяет полярность сигналов на выходах.

Работа транзисторного переключателя тока заключается в открывании одного и закрывании другого транзистора. Задержка в переключении связана со скоростью нарастания входного сигнала, что влияет на процесс нарастания тока эмиттера $I_{Э1}$. Необходимо, чтобы время нарастания $U_{вх}$ (интервал t_1—t_2) было как можно меньше. Однако необходимо также ограничивать амплитуду входного сигнала, чтобы не произошло насыщения транзистора при большом входном напряжении ($U_{вх} > 1{,}3U_{оп}$). Для исключения возможности перехода транзисторных ключей в схеме переключателя тока в режимы глубокого насыщения и отсечки амплитуды входного и опорного напряжений рассчитывают исходя из условия работы ключей в крайних точках активного режима.

В практических схемах транзисторных переключателей тока (рис. 11.30) в качестве эмиттерной связи используют токостабилизирующий каскад генератора стабильного тока (ГСТ) на транзисторе VT3. В такой схеме ГСТ стабилизирует ток эмиттера, что является более эффективным схемным решением для защиты транзисторных ключей от перехода в режимы глубокого насыщения и отсечки.

Принцип работы ГСТ основан на стабильности его коллекторного тока ($I_{ГСТ}$) при изменении напряжения питания коллекторной цепи. Напряжение питания U_K в коллекторной цепи VT3

подключается через транзисторы VT1 и VT2, так как эти транзисторы включены последовательно с транзистором VT3. Режим работы транзистора VT3 задается подачей смещения способом фиксированного напряжения с делителя на резисторах R4 и R5, который подключен к источнику опорного напряжения $U_{оп}$, т.е. независимо от напряжения $U_К$. Так как основным назначением источника опорного напряжения является фиксация напряжения на эмиттерном переходе транзистора, то напряжение выбирается в пределах не более 1 В ($U_{оп} < 1$ В) и, как правило, с высокой стабилизацией. Таким образом, высокостабильное напряжение действует на эмиттерный переход транзистора VT3, что способствует стабильности его коллекторного тока $I_{К\ VT3} = I_{ГСТ}$, следовательно, и токов в цепях транзисторов VT1 и VT2. Таким образом, ток транзистора VT3 зависит от опорного напряжения и не зависит от входного сигнала ($U_{вх}$).



Рис. 11.30. Схема транзисторного переключателя тока с генератором стабильного тока

Стабильный ток в цепи общей эмиттерной связи поддерживает стабильным падение напряжения на эмиттерной нагрузке $\Delta U_Э$ в точках А и Б. Стабильность напряжения на эмиттерном переходе транзистора VT3 основывается также на свойстве стабилизации падения напряжения на переходе при прямом смещении перехода, что видно на входной ВАХ транзистора. Стабильное напряжение $\Delta U_Э$ действует в схеме как последовательная ООС по току, т.е. стабилизирует напряжение на эмиттерных переходах транзисторов VT1 и VT2, заданных с целью удержания положения рабочего режима в крайних положениях активного режима транзистора. В результате при увеличении тока через один из транзисторов уменьшается ток через параллельный транзистор, а суммарный ток остается стабильным, т.е. транзисторы не переходят в режимы глубокого насыщения и отсечки.

Высокая скорость переключения схем переключателей тока в основном объясняется тем, что в базовых цепях нет резисторов и практически базы через малое внутреннее сопротивление источников $U_{вх}$ и $U_{оп}$ соединены с общей шиной, что определяет их работу, как и в каскадах с общей базой. На быстродействие влияет также отсутствие режима насыщения и работа в граничном режиме «активный—насыщение».

11.3.6. Ключи на полевых транзисторах

Ключи на полевых транзисторах используются для коммутации как аналоговых, так и цифровых сигналов, причем коммутаторы аналоговых сигналов обычно выполняют на полевых транзисторах с управляющим *p-n*-переходом или на МОП (МДП)-транзисторах с индуцированным каналом. В цифровых схемах применяются только МОП (МДП)-транзисторы с индуцированным каналом.

Ключи на полевых транзисторах имеют: малое падение напряжения на ключе, находящемся в открытом состоянии; высокое сопротивление в закрытом состоянии; малую потребляемую мощность; возможность коммутации сигналов малого уровня напряжения.

По быстродействию ключи на полевых транзисторах уступают ключам на биполярных транзисторах из-за необходимости создания (увеличения) канала или его разрушения (уменьшение).

Простейшие схемы ключей на полевых транзисторах с управляющим *p-n*-переходом и на МОП (МДП)-транзисторах с индуцированным каналом приведены на рис. 11.31.

Рассмотрим работу транзисторного ключа на примере схемы транзистора с неизолированным затвором от управляющего канала *n*-типа, т.е. с управляющим *p-n*-переходом (рис. 11.31, *а*).

При положительном входном потенциале ($|U_{вх}| > |e_0|$, где e_0 — напряженность внутреннего поля между затвором и каналом) относительно общей шины (на рис. 11.32, *а*, интервал времени t_0—t_1) канал транзистора широкий и через него течет ток, создавая падение напряжения на резисторе нагрузки $R_н$ и на выходе отрицательный (нулевой) потенциал (в положительной логике) $U_{вых} = 0{,}1U_C$ (на рис. 11.32, *б*, интервал времени t_0—t_1). При подаче на вход отрицательного импульса (от t_1 до t_2) канал сужается и транзистор закрывается. Однако необходимо отметить, что за-



Рис. 11.31. Принципиальные схемы ключей: *а—б* — на полевых транзисторах с управляющим *p-n*-переходом; *в—г* — на МОП-транзисторах с индуцированным каналом

крытие транзистора и формирование переднего фронта выходного сигнала ($t_ф$) зависит от разряда паразитных емкостей транзистора ($C_{ЗИ}$, $C_{ЗС}$ и $C_{СИ}$).

В начальный момент времени t_1 при закрытии транзистора паразитные емкости, заряженные в открытом состоянии транзистора, разряжаются через структуру канала, вызывая кратковременное увеличение тока в канале. В результате увеличивается ток стока (I_C), что приводит к кратковременному увеличению падения напряжения на резисторе нагрузки $R_н$, следовательно, и к снижению выходного потенциала практически до значения $U_{вых} = -U_C$, т.е. до нулевого значения ($U_{вых} = 0$).



Рис. 11.32. Временна́я диаграмма работы транзисторного ключа на полевом транзисторе по схеме на рис. 11.31, *а*

На рис. 11.32, *б*, это показано в виде небольшого всплеска выходного напряжения на время разряда паразитных емкостей в момент времени t_1.

После полного разряда паразитных емкостей (на рис. 11.32, *б*, точка А) потенциал на выходе схемы составляет $0{,}1U_C$. Происходит дальнейшее уменьшение тока стока I_C и снижение напряжения на нагрузке $R_н$. На входе схемы потенциал становится положительным (единичный потенциал в положительной логике), приблизительно равным $U_{вых} \approx +U_C$, если $U_{вх} < e_0$.

Аналогично формируется и задний фронт выходного сигнала (t_2) при изменении входного сигнала на положительный уровень. Фронт среза t_c спадает с задержкой на заряд паразитных емкостей транзистора.

Схема на рис. 11.31, *б*, работает как истоковый повторитель, аналогично работе схемы на рис. 11.31, *а*, полярность выходного сигнала совпадает с полярностью входного сигнала.

Ключ на МДП-транзисторе, схема которого приведена на рис. 11.31, *г*, закрыт до тех пор, пока напряжение между затвором и подложкой меньше порогового напряжения, при котором в транзисторе создается канал. На выходе транзисторного ключа — положительный (единичный) потенциал (рис. 11.33, *б*). При положительном входном потенциале на затворе относительно подложки и общей шины (рис. 11.33, *а*), достаточном для создания канала, т.е. выше порогового ($U_{вх} \geq U_{пор}$), в транзисторе создается канал. Выходной ток стока возрастает и на выходе ключа возникает отрицательный (нулевой) потенциал (рис. 11.33, *б*, момент t_1). Нарастание переднего и заднего фронтов выходного импульса происходит быстрее, чем в схемах с транзистором на рис. 11.31, *а*. Это объясняется малыми паразитными емкостями транзистора МОП-структуры. Схема на рис. 11.31, *в*, работает как истоковый повторитель, как и схема на рис. 11.31, *г*, полярность выходного сигнала совпадает с полярностью входного сигнала.



Рис. 11.33. Временна́я диаграмма работы транзисторного ключа на полевом транзисторе по схеме на рис. 11.31, *г*

В данном разделе рассмотрены общие принципы построения транзисторных ключей на различных типах транзисторов. В практических схемах транзисторных ключей на полевых транзисторах применяются и другие различные схемотехнические решения, которые влияют на параметры работы ключевых схем, имеющих практическую реализацию в интегральной схемотехнике при построении логических элементов.

11.3.7. Ограничители

Ограничителем, или, более точно, амплитудным ограничителем, называют нелинейный четырехполюсник, предназначенный для ограничения амплитуды или изменения формы сигнала. Различают ограничители по максимуму (или ограничители «сверху»), ограничители по минимуму (или ограничители «снизу») и двусторонние ограничители.

В качестве ограничителей используются ключевые схемы на диодах, стабилитронах и транзисторах. Ограничители иногда называют формирователями напряжения. Ограничители, построенные на диодах и стабилитронах, называют пассивными, а на транзисторах — активными или усилителями-ограничителями.

Ограничители применяют для формирования импульсов с постоянной амплитудой, для выравнивания вершины импульсов, получивших какие-либо искажения при передаче через импульсные цепи, для получения напряжения по форме, близкой к прямоугольной форме, из синусоидального напряжения. Ограничители могут входить в качестве составной части и в более сложные импульсные устройства.

Ограничители в составе импульсных устройств осуществляют отбор импульсов с заданными параметрами. Ограничители по минимуму позволяют выделить импульсы с амплитудой, превышающей некоторое заданное значение.

При ограничении «снизу» на выход пропускается только та часть входного напряжения, которая расположена выше уровня ограничения; при ограничении «сверху» пропускается часть входного напряжения, расположенная ниже уровня ограничения; при двустороннем ограничении пропускается часть входного напряжения, уменьшенная по амплитуде сверху и снизу.

Простейшими диодными ограничителями логично считать и рассмотренные выше диодные ключи последовательного и парал-

лельного типов, так как в этих ключах ограничивается прохождение на выход сигнала одной полярности, а сигнал другой полярности не пропускается. Следует отметить, что принцип работы схем ключей как ограничителей не отличается от работы рассмотренных выше схем ключей.

Таким образом, ограничители можно, как и диодные ключи, классифицировать по способу включения диодов: последовательные, параллельные и последовательно-параллельные. В зависимости от включения диодов можно построить ограничители «сверху», когда не пропускаются импульсы положительной полярности, и ограничители «снизу», когда не пропускаются импульсы отрицательной полярности. Ограничители «снизу» и «сверху» называются односторонними, а ограничители, ограничивающие сигнал и «снизу» и «сверху», называются двусторонними.

Также можно построить и более сложные схемы ограничителей, которые пропускают сигнал с входа на выход с определенного уровня входного сигнала, т.е. ограничивают уровень пропускаемого сигнала, так как включение ограничителя (бесконтактное соединение входа с выходом) происходит на определенном уровне входного сигнала, заданном при построении схемы. Таким образом, ограничители классифицируются еще по уровню включения: с ненулевым и нулевым уровнем включения.

Диодные ограничители

Рассмотрим схемы диодных ограничителей, как диодных ключей, с ненулевым уровнем включения, поскольку такие схемы, как ограничители и диодные ключи, являются наиболее сложными.

В схеме последовательного диодного ограничителя с ненулевым уровнем включения и ограничением «снизу» (рис. 11.34, *а*) источник опорного напряжения U_0, включенный параллельно нагрузке, предназначен для задания порога (уровня напряжения) ограничения сигнала и уровня напряжения включения ключа. Для пояснения работы схемы как ограничителя и диодного ключа с ненулевым уровнем включения и ограничением «снизу» воспользуемся временны́ми диаграммами входного и выходного напряжений (рис. 11.34, *в*, *г*), где в качестве входного сигнала возьмем переменное напряжение (рис. 11.34, *в*), и амплитудной передаточной характеристикой (рис. 11.34, *б*).



Рис. 11.34. Принципиальная схема (*а*), амплитудная характеристика (*б*), диаграммы входного (*в*) и выходного (*г*) напряжений последовательного диодного ключа как ограничителя с ненулевым уровнем включения и ограничением «снизу»

В отрицательный полупериод входного напряжения (рис. 11.34, *в* (t_0—t_2), диод VD закрыт, так как на диод действует суммарное напряжение обратного смещения, созданное входным и опорным напряжением ($U_{обр\ VD} = u_{вх} + U_0$). Полярность источника опорного напряжения U_0 на рис. 11.34, *а*, показана для рассматриваемого варианта без скобок. Напряжение на выходе схемы в период времени t_0—t_2 равно опорному напряжению ($u_{вых} = +U_0$). В положительный полупериод входного напряжения в момент времени t_2—t_3, когда при напряжении входного сигнала $u_{вх} < U_0$ диод VD закрыт и отключает источник $u_{вх}$ от нагрузки R, а напряжение на выходе также равно опорному напряжению источника $U_0(t_2$—$t_3)$. В положительный полупериод в момент времени t_3—t_4, когда $u_{вх} > U_0$ диод VD открыт, так как на диод действует напряжение прямого

смещения между анодом и катодом ($U_{пр} = u_{вх} - U_0$). Поэтому выходное напряжение $u_{вых}$ повторяет форму входного напряжения. В промежутке времени t_4—t_5 схема работает так же, как и в промежутке времени t_2—t_3. В отрицательный полупериод (t_5—t_8) входное напряжение $u_{вх}$ и опорное напряжение U_0 действуют согласованно и вновь создают обратное смещение на диод, равное сумме $U_{обр\ VD} = u_{вх} + U_0$, при этом диод закрыт и не пропускает входной сигнал, на выходе действует напряжение, равное U_0. Полученный график выходного напряжения (рис. 11.34, *г*) показывает, что данный ограничитель относится к ограничителям по минимуму «снизу», в которых изменение выходного напряжения происходит от начального уровня U_0.

На рис. 11.34, *б*, показана амплитудная передаточная характеристика (сплошная линия) данной схемы ограничителя $u_{вых} = \varphi(u_{вх})$. Амплитуда входного напряжения $u_{вх1}$ соответствует уровню, при котором происходит включение ключа (открытие диода) в положительном полупериоде входного напряжения, при полярности опорного напряжения U_0, показанной на рис. 11.34, *а*, без скобок. Из графика передаточной характеристики (рис. 11.34, *б*), совмещенного с диаграммами входного и выходного напряжений, видно, что в положительном полупериоде входного напряжения и только при условии, что $u_{вх} > U_0$ напряжение на выходе схемы прямо пропорционально входному напряжению (выше точки *а* на рис. 11.34, *б*), т.е. при $u_{вх} \approx u_{вх1}$. В небольшом приближении можно считать $u_{вх1} \approx U_0$. В отрицательный полупериод входного напряжения выходное напряжение равно по амплитуде опорному напряжению U_0 и со знаком «плюс». Это указывает на то, что отрицательный полупериод ограничивается полностью, поэтому такой ограничитель является ограничителем «снизу» с ненулевым уровнем включения равным $U_0(+U_0)$.

Рассмотрим работу схемы ограничителя (рис. 11.34, *а*) при изменении полярности включения опорного напряжения U_0 (на схеме полярность показана в скобках). Амплитудная передаточная характеристика (рис. 11.34, *б*) для этого варианта работы схемы показана штриховой линией. В отрицательный полупериод входного напряжения, когда $u_{вх} > U_0$ (период времени t_0—t_1), диод VD закрыт, так как на него действует напряжение обратного смещения ($U_{обр\ VD} = u_{вх} - U_0$). Выходное напряжение в этот момент време-

ни (t_0—t_1) по амплитуде и полярности равно опорному напряжению ($u_{вых} = -U_0$). На рис. 11.34, *г*, диаграмма выходного напряжения показана штриховой линией. В промежутке времени t_1—t_2, когда $u_{вх} < U_0$, на диод действует напряжение прямого смещения, равное алгебраической сумме напряжений $U_{пр\ VD} = u_{вх} + U_0$, при котором открывается диод и форма выходного напряжения повторяет форму входного напряжения. В положительный полупериод входного напряжения (момент времени t_2—t_5) на диод действует напряжение прямого смещения, равное сумме входного и опорного напряжений $U_{пр\ VD} = u_{вх} + U_0$, и форма выходного напряжения также повторяет форму входного напряжения (рис. 11.34, *г*). Таким образом, из амплитудной характеристики для этой схемы видно, что диодный ключ включается при определенном значении входного напряжения ($u_{вх2}$) в отрицательном полупериоде, когда амплитуда входного напряжения меньше амплитуды опорного напряжения ($u_{вх} < U_0$). В результате можно сделать вывод о том, что ограничение входного сигнала происходит на уровне входного напряжения $u_{вх2}$, который в небольшом приближении равен уровню опорного напряжения ($-u_{вх2} \approx -U_0$). Таким образом, схема ограничивает часть сигнала отрицательной и не ограничивает сигнал положительной полярности (ниже точки *b* на рис. 11.34, *г*), но вместе с тем является ограничителем «снизу» (по минимуму) с ненулевым уровнем включения, равным $U_0(-U_0)$.

Подобным образом можно ограничивать и импульсы постоянного напряжения.

Рассмотрим схему диодного ограничителя с ненулевым уровнем включения и ограничением «снизу» (рис. 11.35, *а*), аналогичную схеме на рис. 11.34, *а*, но с изменением полярности включения диода и опорного напряжения.

Амплитудная передаточная характеристика и диаграммы напряжений на входе и выходе показаны на рис. 11.35, *б*—*г*, соответственно.

Из диаграмм напряжений для разных полярностей включения опорного напряжения видно, что при подключении отрицательного полюса напряжения U_0 (на рис. 11.35, *а*, полярность U_0 показана без скобок) к аноду диода ограничивается пропуск части отрицательного полупериода входного напряжения, амплитуда которого меньше амплитуды опорного напряжения ($-u_{вх2} < -U_0$). Положи-



Рис. 11.35. Принципиальная схема (*а*), амплитудная характеристика (*б*), диаграммы входного (*в*) и выходного (*г*) напряжений последовательного диодного ключа как ограничителя с ненулевым уровнем включения и ограничением «сверху»

тельный полупериод ограничивается полностью (на рис. 11.35, *б*, передаточная характеристика и на рис. 11.35, *г*, диаграмма выходного напряжения показаны сплошной линией).

При включении опорного напряжения плюсом к аноду диода (на рис. 11.35, *а*, полярность U_0 показана в скобках) ограничитель ограничивает только верхнюю часть положительного полупериода, которая превышает по амплитуде опорное напряжение ($+u_{вх1} > > +U_0$), а отрицательный полупериод пропускается полностью (на рис. 11.35, *б*, передаточная характеристика и на рис. 11.35, *г*, диаграмма выходного напряжения показаны штриховой линией).

Таким образом, данная схема (рис. 11.35, *а*) диодного ключа является ограничителем «сверху» с ненулевым уровнем включения, равным U_0.

На рис. 11.36, *а*, показана схема диодного ограничителя с ненулевым уровнем включения, в которой изменение выходного напря-



Рис. 11.36. Принципиальная схема (*а*), амплитудная характеристика (*б*), диаграммы входного (*в*) и выходного (*г*) напряжений последовательного диодного ключа как ограничителя с ненулевым уровнем включения и ограничением «снизу» с изменением выходного напряжения от нуля

жения начинается от нулевого уровня, т.е. при $U_{вых} = 0$, и источник опорного напряжения включен последовательно с нагрузкой и диодом. Для такого включения диода и источника опорного напряжения U_0 амплитудная передаточная характеристика показана на рис. 11.36, *б*. Амплитудная передаточная характеристика *1* (рис. 11.36, *б*) показывает, что при $u_{вх} > U_0$ выходное напряжение прямо пропорционально входному напряжению при полярности включения опорного напряжения, показанной на схеме (рис. 11.36, *а*) без скобок.

Работу схемы ограничителя (рис. 11.36, *а*) рассмотрим по диаграммам напряжений на входе и выходе схемы (рис. 11.36, *в*, *г*) при полярности опорного напряжения, показанной на схеме без скобок. При отсутствии входного напряжения (момент времени t_0) на выходе схемы — нулевой потенциал, так как напряжение U_0 на выход не передается (диод закрыт). В отрицательный полупериод

действия входного напряжения (t_0—t_2) диод находится под обратным смещением и на выходе схемы нулевой потенциал. В положительный полупериод действия входного напряжения в период времени t_2—t_3, когда входное напряжение меньше опорного ($u_{вх} < U_0$), диод находится также под обратным смещением и на выходе также нет напряжения (от 0 до точки *а*). При $u_{вх} > U_0$ в момент времени (t_3—t_4) диод под прямым смещением и на выход передается часть выходного напряжения, равное разности $\Delta u = u_{вх} - U_0$. В период времени t_4—t_5 диод закрыт и на выходе схемы напряжение равно нулю.

Амплитудная передаточная характеристика *2* (рис. 11.36, *б*) описывает работу ограничителя при изменении полярности опорного напряжения (полярность напряжения U_0 показана в скобках). На выходе напряжение действует до тех пор, пока амплитудное значение входного напряжения в отрицательный полупериод станет больше опорного напряжения ($-u_{вх} > -U_0$). В отрицательный полупериод действия входного напряжения (от максимуму $+u_{вх}$ до точки *b*) диод находится под прямым смещением за счет разности напряжений $\Delta u' = -u_{вх} + U_0$, так как $U_{вх} < U_0$, а напряжение U_0 действует как прямое смещение. Таким образом, на выходе схемы в момент времени t_1—t_2 действует напряжение U_0, которое нарастает в прямо пропорциональной зависимости от уменьшения амплитуды входного напряжения в отрицательный полупериод. В положительный полупериод (t_2—t_5) входного напряжения на выходе действует суммарное напряжение, равное $u_{вых} = u_{вх} + U_0$. На рис. 11.36, *г*, выходное напряжение для данного варианта работы схемы показано штриховой линией. Из диаграмм входного и выходного напряжений видно, что данная схема является ограничителем «снизу» с ненулевым уровнем включения (с изменением выходного напряжения от нуля), ограничивая в одном случае проход сигнала отрицательного полупериода, а в другом случае — проход части сигнала отрицательного полупериода.

Если в схеме на рис. 11.37, *а*, изменить полярность включения диода, то процессы будут аналогичны описанным выше, но для отрицательного полупериода в схеме будет ограничение «сверху» по максимуму с ненулевым уровнем включения от нуля до уровня $-U_0$ и полностью ограничивается положительный полупериод входного напряжения. Амплитудная передаточная характеристика *1*



Рис. 11.37. Принципиальная схема (*а*), амплитудная характеристика (*б*), диаграмма входного (*в*) и выходного (*г*) напряжений последовательного диодного ключа как ограничителя с ненулевым уровнем включения и ограничением «сверху» с изменением выходного напряжения от нуля

(рис. 11.37, *б*) и выходная характеристика (рис. 11.37, *г*), представленная сплошной линией, описывают работу схемы при полярности опорного напряжения, показанной на рис. 11.37, *а*, без скобок. Для полярности опорного напряжения, показанной в скобках, приведены амплитудная характеристика *2* и выходная характеристика, представленная штриховой линией.

Резисторы в схеме ограничителя с ненулевым уровнем включения исключают короткое замыкание источника сигнала через источник опорного напряжения.

Рассмотрим схему параллельного ограничителя с ненулевым уровнем включения (рис. 11.38, *а*) и параллельным включением источника опорного напряжения с нагрузкой, в которой напряжение изменяется не от нуля. Амплитудная передаточная характеристика для этой схемы показана на рис. 11.38, *б*. Из передаточной харак-

Рис. 11.38. Принципиальная схема (*а*), амплитудная характеристика (*б*), диаграммы входного (*в*) и выходного (*г*) напряжений параллельного диодного ключа как ограничителя с ненулевым уровнем включения и ограничением «сверху»

теристики *1* видно, что ограничитель пропускает полностью входной сигнал отрицательного полупериода и сигнал положительного полупериода только до амплитуды, равной $+U_0$.

Принцип ограничения поясняется на графиках входного и выходного напряжения (рис. 11.38, *в*, *г*). При включении опорного напряжения, полярность которого на рис. 11.38, *а*, показана без скобок, диод находится под обратным смещением и не оказывает шунтирующего действия на источник входного сигнала. В отрицательном полупериоде входного напряжения (момент времени t_0—t_2) входное напряжение полностью передается на выход схемы. В положительный полупериод входного напряжения диод находится под обратным смещением до тех пор, пока $u_{вх} < U_0$, и форма выходного напряжения повторяет форму входного напряжения (на интервале t_2—t_3) до точки *а* на передаточной характеристике *1* (рис. 11.38, *б*), т.е. до выполнения условия $u_{вх} = U_0$. При $u_{вх} > U_0$ (на интерва-

ле t_3—t_4) диод находится под прямым смещением за счет входного напряжения, действующего как прямое смещение, равное $U_{\text{пр VD}} = u_{\text{вх}} - U_0$, и через него протекает прямой ток, который создает падение напряжения на ограничительном резисторе R (Δu). На величину этого падения уменьшается выходное напряжение. Схема выполняет ограничение «сверху» (по максимуму) с ненулевым уровнем включения, равным U_0.

При смене полярности опорного напряжения (на рис. 11.38, *а*, полярность показана в скобках) из амплитудной передаточной характеристики *2* (рис. 11.38, *б*) видно, что в отрицательный полупериод на выход передается часть входного напряжения, превышающая опорное напряжение по абсолютной величине, т.е. $\Delta u = u_{\text{вх}} - U_0$. График выходного напряжения показан на рис. 11.38, *г*, штриховой линией. Схема и в этом случае ограничивает «сверху» (по максимуму) с ненулевым уровнем включения.

При изменении направления включения диода и полярности источника опорного напряжения схема будет ограничивать «снизу» (по минимуму) часть напряжения отрицательного полупериода, которая будет больше амплитуды опорного напряжения $-U_0$, с полярностью, показанной без скобок на рис. 11.39, *а*. Амплитудная передаточная характеристика *1* (рис. 11.39, *б*) описывает работу такой схемы, а на рис. 11.39, *в* и *г*, показаны диаграммы входного и выходного напряжений.

При изменении полярности опорного напряжения (на рис. 11.39, *а*, показано в скобках) схема ограничителя имеет амплитудную характеристику *2* (рис. 11.39, *б*), из которой видно, что полностью ограничивается напряжение отрицательного полупериода и часть напряжения положительного полупериода, когда амплитуда входного напряжения менее $+U_0$, т.е. схема работает как ограничитель «снизу». В рассматриваемом варианте схемы параллельного ограничителя с ненулевым уровнем включения выходное напряжение действует от некоторого начального уровня $+U_0$ (рис. 11.39, *г*), заданного источником опорного напряжения U_0, т.е. напряжение на выходе присутствует даже при отсутствии входного сигнала (момент t_2).

В параллельных ограничителях с ненулевым уровнем включения, в которых изменение выходного напряжения начинается от нулевого значения $u_{\text{вх}} = 0$, источник опорного напряжения включения последовательно соединен с нагрузкой.



Рис. 11.39. Принципиальная схема (*а*), амплитудная характеристика (*б*), диаграммы входного (*в*) и выходного (*г*) напряжений параллельного диодного ключа как ограничителя с ненулевым уровнем включения и ограничением «снизу»

Работа ограничителя (рис. 11.40, *а*) описывается амплитудными передаточными характеристиками, приведенными на рис. 11.40, *б*. Резистор в схеме ограничителя с ненулевым уровнем включения исключает короткое замыкание источника сигнала через источник опорного напряжения включения и диод при прямом смещении.

Амплитудная характеристика *1* показывает, что ограничитель не пропускает напряжение положительного полупериода и не ограничивает напряжение любой амплитуды в отрицательный полупериод. Таким образом, схема является ограничителем «сверху».

При изменении полярности источника опорного напряжения ограничитель пропускает только отрицательные сигналы, амплитуда которых выше опорного напряжения U_0 (характеристика *2* на рис. 11.40, *б*). Схема также является ограничителем «сверху».

Если изменить направление включения диода и полярность опорного напряжения, то получится схема (рис. 11.41, *а*) ограничителя



Рис. 11.40. Принципиальная схема (*а*), амплитудная характеристика (*б*), диаграммы входного (*в*) и выходного (*г*) напряжений параллельного диодного ключа как ограничителя с ненулевым уровнем включения и ограничением «сверху» и с изменением выходного напряжения от нуля

«снизу», т.е. для отрицательных сигналов. Амплитудная передаточная характеристика такого ограничителя показана на рис. 11.41, *б*. Схема ограничивает отрицательные сигналы и положительные с амплитудой ниже $+U_0$. При смене полярности источника опорного напряжения (показана на рис. 11.41, *а*, в скобках) амплитудная характеристика приведена штриховой линией на рис. 11.41, *б*. В данном варианте схема пропускает отрицательные сигналы с амплитудой менее U_0 и положительные сигналы с любой амплитудой. Таким образом, эта схема также является ограничителем «снизу».

Анализируя схемы последовательных и параллельных ограничителей с ненулевым уровнем включения, можно сделать вывод, что амплитуда ограниченного напряжения зависит от полярности включения источника опорного напряжения и направления включения



Рис. 11.41. Принципиальная схема (*а*), амплитудная характеристика (*б*), диаграммы входного (*в*) и выходного (*г*) напряжений параллельного диодного ключа как ограничителя с ненулевым уровнем включения и ограничением «снизу» с изменением выходного напряжения от нуля

диода. Если источник опорного напряжения включения ограничителя создает обратное смещение диода, то ограничивается большая часть входного напряжения, и наоборот, если источник опорного напряжения создает прямое смещение диода, то ограничивается меньшая часть входного сигнала.

Двусторонние ограничители являются каскадным соединением двух односторонних ограничителей (последовательных или параллельных).

На рис. 11.42, *а*, показана схема двустороннего параллельного ограничителя. Диод VD1 обеспечивает ограничение «сверху» на уровне U_{01}, как в схеме на рис. 11.38, *а*, а диод VD2 обеспечивает ограничение «снизу» на уровне U_{02}, как в схеме рис. 11.39, *а*. Амплитудная передаточная характеристика данной схемы приведена на рис. 11.42, *б*.

Если источники опорного напряжения равны ($U_{01} = U_{02}$) и равны амплитуды сигналов положительной и отрицательной полярнос-



Рис. 11.42. Принципиальная схема (*а*), амплитудная характеристика (*б*), диаграммы входного (*в*) и выходного (*г*) напряжений параллельного диодного ключа как ограничителя с ненулевым уровнем включения и двусторонним ограничением

ти, то ограничения «сверху» и «снизу» равны и амплитудная характеристика симметрична.

В схеме последовательного двустороннего ограничителя на рис. 11.43 диод VD1 обеспечивает ограничение «снизу» на уровне U_{01}, как в схеме на рис. 11.34, *а*, при полярности включения опорного напряжения, показанного в скобках, а диод VD2 — ограничивает «сверху» на уровне U_{02}, как в схеме на рис. 11.35, *а*, при полярности включения опорного напряжения, показанной в скобках. Амплитудная передаточная характеристика схемы и диаграм-



Рис. 11.43. Принципиальная схема последовательного диодного ключа как ограничителя с ненулевым уровнем включения и двусторонним ограничением

мы входного и выходного напряжений аналогичны характеристике и диаграммам, представленным на рис. 11.42, *б—г*.

Таким образом, двусторонние ограничители, как диодные ключи, рассмотренные на рис. 11.42 и 11.43, передают входной сигнал на выход, если входное напряжение находится в пределах границ, определяемых уровнями включения $U_{вх1}$ первого и $U_{вх2}$ второго ключей.

Исследуя схемы односторонних и двусторонних ограничителей (последовательных и параллельных), можно сделать следующие выводы:

– в последовательных ограничителях передача сигнала на вход осуществляется при открытых диодах, а ограничение сигнала — при закрытых диодах, поэтому последовательный диодный ограничитель имеет низкое выходное сопротивление в режиме передачи сигнала и высокое выходное сопротивление в режиме ограничения;

– в параллельных ограничителях передача сигнала на выход осуществляется при закрытых диодах, а ограничение — при открытых диодах, поэтому параллельный диодный ограничитель имеет высокое выходное сопротивление в режиме передачи сигнала и низкое выходное сопротивление в режиме ограничения.

Наилучшими являются схемы, обеспечивающие наименьшее входное сопротивление и в режиме передачи сигнала и в режиме ограничения, для этого применяют последовательно-параллельные схемы ограничителей. Для построения таких схем используют последовательный и параллельный ограничители с одинаковым уровнем ограничения (т.е. оба ограничителя «снизу» или оба ограничителя «сверху»), соединенные последовательно между собой. Примером такой схемы, которая имеет наименьшее входное сопротивление в режиме передачи сигнала и в режиме ограничения, является схема последовательно-параллельного ограничителя «сверху» (рис. 11.44, *а*). Условием работы схемы является соотношение опорных напряжений $U_{01} > U_{02}$, тогда напряжение верхнего ограничения определяется значением напряжения U_{02}. Выходное напряжение в этой схеме ограничивается уровнем ниже $+U_{02}$, так как при этом диод VD1 открыт, а диод VD2 закрыт. Графики входного и выходного напряжений, поясняющие работу схемы, показаны на рис. 11.44, *б*. При нарастании положительного потенциала выходное сопротивление определяется низким выходным



Рис. 11.44. Принципиальная схема (*а*), амплитудная характеристика (*б*), диаграммы входного (*в*) и выходного (*г*) напряжений последовательно-параллельного диодного ключа как ограничителя с ненулевым уровнем включения и ограничением «сверху»

сопротивлением VD2 и источника U02, а при отрицательном полупериоде — низким сопротивлением R1 и источника напряжения U_{01}.

Если изменить в схеме включение диодов VD1 и VD2 и полярность источников U_{01} и U_{02}, то схема будет работать как ограничитель «снизу».

Для построения последовательно-параллельного двустороннего ограничителя необходимо соединить два последовательно-параллельных ограничителя — ограничителя «снизу» и ограничителя «сверху» (рис. 11.45). Опорное напряжение $U_{02} > U_2$ задает верхний уровень ограничения, а $U_{01} > U_1$ — нижний уровень ограничения.

В режиме ограничения «снизу», когда закрыт диод VD1, должны быть открыты диоды VD2 и VD3, что возможно при $I_1 < I_2$, а при ограничении «сверху» закрыт диод VD3 и открыты диоды VD1 и VD4, что возможно при $I_1 > I_2$.



Рис. 11.45. Принципиальная схема двустороннего последовательно-параллельного диодного ключа как ограничителя с ненулевым уровнем включения и ограничением «сверху» и «снизу»

Двусторонние ограничители широко применяются для получения из сигналов синусоидального напряжения импульсов с формой, близкой к прямоугольной.

Транзисторные ограничители

В транзисторных ограничителях функцию ключевых элементов выполняют эмиттерный и коллекторный *p-n*-переходы, при этом обычно реализуется двустороннее ограничение сигнала. Наиболее часто используются ограничители по схеме включения транзистора с ОЭ и транзисторные ключи с эмиттерной связью.

Ограничитель по схеме включения транзистора с ОЭ (рис. 11.46, *а*) представляет собой транзисторный усилитель с резисторной связью R1. Рассмотрим работу данной схемы при ограничении двухполярного сигнала, представленного в виде синусоидального напряжения. В этом случае для работы в режиме двустороннего ограничения необходимо в исходном состоянии вывести транзистор в активный режим с коэффициентом усиления, равным единице ($K = 1$), с помощью схемы делителя напряжения фиксированным током делителя с параметрами резисторов R2, R3 и R4. Передаточная характеристика ограничителя для ограничения двухполярного сигнала (синусоидального сигнала) показана на рис. 11.46, *б*. На передаточной характеристике можно выделить три характерных прямолинейных участка, поясняющих работу ограничителя и соответствующих трем режимам работы транзистора: наклонный, верхний горизонтальный и нижний горизонтальный.

Наклонный участок передаточной характеристики (участок *1—2* на рис. 11.46, *б*) соответствует режиму усиления транзистора. В режиме двустороннего ограничения двухполярного сигнала рабочая



Рис. 11.46. Принципиальная схема (*а*), амплитудная характеристика (*б*), диаграммы входного (*в*) и выходного (*г*) напряжений транзисторного ограничителя по схеме включения с ОЭ и двусторонним равномерным ограничением

точка схемы усилителя при отсутствии входного сигнала ($u_{вх} = 0$), работающего в режиме ограничения, выбирается в середине активного режима для равномерного (одинакового) ограничения двухполярного сигнала «снизу» и «сверху», что соответствует точке *3* на передаточной характеристике (рис. 11.46, *б*). Из передаточной характеристики видно, что в рабочей точке при отсутствии входного сигнала на выходе схемы действует положительный потенциал, амплитуда которого зависит от падения напряжения ($\Delta U_{КЭ} = I_К r_{диф\ VT}$) на дифференциальных сопротивлениях транзистора ($r_{диф\ VT}$) в активном режиме при протекании коллекторного тока $I_К$. Этот уровень амплитуды на выходе схемы является исходным.

Верхний горизонтальный участок, соответствующий ограничению «сверху» на уровне $U^{\text{В}}_{\text{вых}} = +U_{\text{К}}$ (влево от точки *1*) и нижний горизонтальный участок, соответствующий ограничению «снизу» на уровне $U^{\text{Н}}_{\text{вых}} = -U_{\text{К}}$ (вправо от точки *2*). В точке *1* верхний порог ограничения задается напряжениями на переходах транзистора в режиме отсечки, которые определяются по динамическим и статическим характеристикам транзистора. В точке *2* задается нижний порог ограничения в режиме насыщения.

При действии отрицательного полупериода входного сигнала (интервал t_0—t_4 на рис. 11.46, *в*) на выходе схемы будет возрастать положительный потенциал до тех пор, пока входной сигнал не превысит порог срабатывания, т.е. при соотношении $u_{\text{вх}} < u^{\text{В}}_{\text{вх}}$ (участок *1—2* передаточной характеристики и интервал времени t_0—t_1 на рис. 11.46, *в*, *г*), а затем зафиксируется на уровне $+U_{\text{К}}$ (интервал времени t_1—t_3). Таким образом, на верхнем горизонтальном участке передаточной характеристики (влево от точки *1*), соответствующем режиму ограничения «сверху» при $-u_{\text{вх}} > -u^{\text{В}}_{\text{вх}}$, транзистор закрыт и находится в режиме отсечки. Закрытое состояние транзистора объясняется тем, что на входе схемы ограничителя (эмиттерный переход транзистора) действует входной сигнал отрицательной полярности (отрицательный полупериод двухполярного сигнала $-u_{\text{вх}}$ в интервале времени t_1—t_3 на рис. 11.46, *в*), который по абсолютному значению превышает положительный потенциал, поступающий со схемы делителя напряжения на резисторах R2 и R3 ($+U_{\text{R3}}$) на вход транзистора ($-u_{\text{вх}} > +U_{\text{R3}}$). Таким образом, суммарный сигнал на входе схемы (напряжение на эмиттерном переходе $U_{\text{БЭ}}$) действует как обратное смещение на эмиттерный переход транзистора, что определяет закрытое состояние транзистора ($U_{\text{БЭ}} = -u_{\text{вх}} + U_{\text{R3}}$). Напряжение на выходе равно напряжению $+U_{\text{К}}$. Необходимо отметить, что ограничение отрицательного полупериода входного сигнала называется ограничением «сверху». На выходе ограничителя в это время действует положительный полупериод, так как в схеме с ОЭ происходит инверсия входного сигнала на выходе схемы, то же самое происходит и в режиме ограничения «снизу» при положительном полупериоде входного сигнала. При уменьшении амплитуды отрицательного полупериода входного сигнала (на интервале t_3—t_4) транзистор переходит в активный режим, т.е. в середину активного участка передаточной характеристики (точка *3*).

В положительный полупериод входного напряжения (t_4—t_8) на входе схемы действуют согласованно входное напряжение ($+u_{вх}$) и напряжение смещения ($+U_{R3}$), сумма которых действует как прямое смещение на эмиттерный переход транзистора. При этом транзистор открывается и протекающий коллекторный ток увеличивается. В открытом транзисторе уменьшается общее дифференциальное сопротивление и соответственно происходит падение напряжения на этом сопротивлении ($\Delta U_{КЭ}$), что ведет к снижению выходного потенциала (на интервале t_4—t_5) до уровня, равного $-U_К$, при соотношении уровня входного сигнала и установленной амплитуды нижнего ограничения, равного $+u_{вх} < +u_{вх}^{н}$. При $+u_{вх} > +u_{вх}^{н}$ (вправо от точки *2*) отрицательный потенциал фиксируется на уровне $-U_К$, т.е. происходит ограничение «снизу», так как на выходе схемы действует отрицательный полупериод (интервал t_5—t_7). При уменьшении амплитуды положительного полупериода входного сигнала (на интервале t_7—t_8) транзистор переходит в активный режим, т.е. в середину активного участка передаточной характеристики (точка *3*).

Переходный процесс от ограничения «сверху» к ограничению «снизу», и наоборот, идет в активном режиме работы транзистора — наклонный участок передаточной характеристики. Стабильность ограничения зависит также и от влияния элемента ООС в коллекторной цепи R4.

Анализируя диаграмму выходного напряжения, можно сделать вывод о том, что уровень выходного напряжения имеет только положительный потенциал за счет прохода на выход постоянной составляющей в активном режиме ($\Delta U_{КЭ}$), что указывает на искажение выходного сигнала по отношению к входному напряжению при ограничении. Такие искажения всегда возникают в схемах усилителей при усилении двухполярных сигналов, в том числе и при усилении переменного напряжения. Для устранения искажений выходного сигнала необходимо ограничить проход постоянной составляющей, что достигается включением конденсатора на выходе схемы ограничителя при ограничении двухполярного сигнала (на рис. 11.46, *а*, подключение конденсатора показано штрихами). При включении конденсатора на выходе схемы создается двухполярный сигнал, имеющий равное по амплитуде ограничение «сверху» и «снизу» (на рис. 11.46, *г*, показан штриховой линией).

При построении схемы усилителя как ограничителя с неравномерным ограничением сигнала «сверху» и «снизу» исходное состояние схемы устанавливается в зависимости от того, какое требуется ограничение (устанавливается параметрами резисторов R2, R3 и R4). Если при построении схемы требуется, чтобы ограничение «сверху» было меньше, чем ограничение «снизу», то положение рабочей точки (исходного режима работы усилителя) необходимо установить в режиме насыщения, что соответствует точке *2* на передаточной характеристике (рис. 11.47, *а*). В результате на выходе схемы будет нулевой уровень, соответствующий отрицательному полюсу источника питания $-U_К$ в положительной логике построения схемы усилителя. Отрицательный входной сигнал на входе схемы (период времени t_0—t_1 на рис. 11.47, *б*) переводит транзистор в режим отсечки, что создает на выходе схемы положительный потенциал (интервал t_0—t_1 на рис. 11.47, *в*), возрастающий до перехода транзистора в режим отсечки (наклонный участок передаточной характеристики *2—1*), т.е. пока выполняется условие $u_{вх} < +u^{в}_{вх}$. В режиме отсечки — горизонтальный участок левее точки *1* на передаточной характеристике, когда выполняется соотношение $u_{вх} > u^{в}_{вх}$ (интервал t_1—t_3 на рис. 11.47, *б*), амплитуда выходного напряжения ограничивается на уровне амплитуды положительного потенциала источника питания (интервал t_1—t_3 на рис. 11.47, *в*), амплитуда которого служит уровнем верхнего ограни-



Рис. 11.47. Амплитудная характеристика (*а*), диаграммы входного (*б*) и выходного (*в*) напряжений транзисторного ограничителя по схеме включения с ОЭ (рис. 11.46, *а*) и неравномерным двусторонним ограничением

чения $U^{в}_{вых} = +U_{К}$. При снижении амплитуды отрицательного входного сигнала ниже уровня $u^{в}_{вх}$ (интервал t_3—t_4 на рис. 11.47, *б*) понижается и амплитуда положительного сигнала на выходе схемы (интервал t_3—t_4 на рис. 11.47, *в*) и схема переходит в режим насыщения (точка *2* на рис. 11.47, *а*). Положительный сигнал (положительный полупериод t_4—t_8 на рис. 11.47, *б*) удерживает схему в режиме насыщения, что исключает изменение амплитуды выходного сигнала от уровня, равного амплитуде $-U_{К}$, т.е. происходит ограничение «снизу». Низкий уровень напряжения на выходе схемы приблизительно равен $-U_{К}$, так как незначительная часть напряжения теряется на дифференциальном сопротивлении транзистора ($\Delta U_{КЭ\ диф}$), которое даже и в режиме насыщения не равно нулю, что видно на диаграмме выходного напряжения, где низкий уровень показан немного выше оси времени.

Таким образом, в схеме происходит частичное ограничение «сверху» и полное ограничение «снизу», т.е. ограничение сигнала положительного полупериода.

Из рассмотренных вариантов построения схем транзисторного ограничителя с определенными параметрами ограничения входного сигнала можно сделать вывод, что уровень ограничения определяется исходным положением рабочей точки работы транзистора в схеме усилителя, работающего как ограничитель, что позволяет построить транзисторный усилитель с любыми видом и уровнем ограничения входного сигнала.

При построении схемы ограничителя с частичным ограничением «снизу» и полным ограничением «сверху» необходимо рабочую точку (исходный режим работы усилителя) установить в режиме отсечки, по аналогии с частичным ограничением «сверху» и полным ограничением «снизу».

Ограничитель с эмиттерной связью может быть построен на транзисторном дифференциальном усилительном каскаде (рис. 11.48, *а*). Основным достоинством такого ограничителя является хорошая стабильность характеристик и высокое быстродействие, которое обеспечивается тем, что открытый транзистор находится не в режиме насыщения, а в активном режиме усиления за счет эмиттерной связи и это предотвращает эффект накопления и рассасывания избыточного заряда неосновных носителей в базе и коллекторе транзисторов.



Рис. 11.48. Принципиальная схема (*а*), амплитудная характеристика (*б*), диаграммы входного (*в*) и выходного (*г*) напряжений транзисторного ограничителя с эмиттерной связью и двусторонним ограничением

Передаточная характеристика такого ограничителя показана на рис. 11.48, *б*. Из передаточной характеристики видно, что при подаче на вход схемы положительного сигнала (в рассматриваемом примере это переменное напряжение в положительный полупериод), когда выполняется соотношение $+u^{н}_{вх} < +u_{вх} < +u^{в}_{вх}$, оба транзистора находятся в активном режиме. Активный режим для транзистора VT2 задается источником опорного напряжения ($U_{оп}$), а для транзистора VT1 алгебраической суммой от действия напряжения входного сигнала и напряжения обратной связи, снимаемого с резисторов эмиттерной связи R2 и R4. Если считать параметры транзисторов в первом приближении одинаковыми, то при $u_{вх} = U_{оп}$ выходное напряжение равно суммарному падению напряжения на участке между коллектором транзистора VT1 и общей шиной ис-

точника питания ($\Delta u_{вых}$), в который входят $r_{диф\ VT}$, R3 и R4 (точка *1* на передаточной характеристике на рис. 11.48, *б*) и на выходе схемы положительный потенциал $+\Delta u_{вых}$.

При уменьшении положительного входного сигнала ниже уровня $+U_{оп}$ транзистор VT1 закрывается, а транзистор VT2 открывается до соотношения напряжений $+u^{н}_{вх} = +u_{вх}$ (точка *2* на передаточной характеристике). На участке $+u_{вх} < +u^{н}_{вх}$ транзистор VT1 закрыт, а VT2 находится на границе активного режима с режимом отсечки. На выходе схемы присутствует положительный потенциал, ограниченный потенциалом уровня нижнего ограничения $+u^{н}_{вых}$ (момент времени t_0—t_1 на рис. 11.48, *г*), т.е. происходит ограничение положительного сигнала «снизу».

При увеличении положительного входного сигнала больше уровня $U_{оп}$ транзистор VT1 открывается, а транзистор VT2 закрывается до соотношения напряжений равным $+u_{вх} = +u^{в}_{вх}$ (точка *3* на передаточной характеристике). На участке $+u_{вх} > +u^{в}_{вх}$ транзистор VT1 открыт, а VT2 закрыт, т.е. находится в режиме отсечки. На выходе схемы — положительный потенциал, ограниченный потенциалом уровня верхнего ограничения $+u^{в}_{вх}$ (интервал t_2—t_4 на рис. 11.48, *в*), т.е. происходит ограничение положительного сигнала «сверху».

При отрицательном входном сигнале (интервал t_6—t_8 на рис. 11.48, *в*) на выходе схемы присутствует сигнал низкого уровеня, равный $+u^{в}_{вх}$ (интервал t_6—t_8 на рис. 11.48, *г*). Таким образом, в схеме происходит ограничение «снизу» отрицательного сигнала полностью.

Амплитуда потенциалов ограничения по максимуму $+u^{в}_{вх}$ и минимуму $+u^{н}_{вх}$ в схеме усилителя, работающего как ограничитель, определяются опорным напряжением ограничения ($U_{оп}$) и сопротивлениями в коллекторной и эмиттерной цепи. В данной схеме инверсия выходного сигнала по отношению к входному сигналу и постоянная составляющая на выходе схемы отсутствует, если на входе нет сигнала, в отличие от схемы на рис. 11.47, *а*. Поэтому не надо устанавливать разделительный конденсатор на выходе схемы ограничителя.

Аналогично можно построить схему ограничителя с любым видом ограничения, например для схемы с частичным ограничением положительного сигнала «сверху» и с частичным ограничени-

ем отрицательного сигнала «снизу». Передаточная характеристика для такого режима ограничения показана на рис. 11.48, *б*, штриховой линией, из которой видно, что для этого варианта работы ограничителя изменена полярность включения опорного напряжения ($U_{оп}$). В схеме на рис. 11.48, *а*, отрицательный полюс $U_{оп}$ подключен к базе транзистора VT2 (в схеме на рис. 11.48, *а*, показан в скобках), что определяет положение рабочей точки транзистора VT2 на границе активного режима с режимом отсечки. Однако необходимо отметить, что в таком варианте работы схемы происходит инверсия входного сигнала на выходе схемы.

Резисторы общей эмиттерной связи в схеме являются элементами ООС, управляющие переключением плеч дифференциального усилителя для протекающих токов I_{K1} и I_{K2}.

11.4. Триггеры

11.4.1. Общие сведения и классификация триггеров

Общие сведения. Триггером называется устройство, обладающее двумя устойчивыми состояниями и способное под воздействием управляющих сигналов скачкообразно переходить из одного состояния в другое. Скачкообразный процесс называется регенеративным и характеризуется резким изменением токов и напряжений на элементах схемы.

Благодаря этому свойству триггеры называются также «спусковыми» устройствами (от англ. *trigger* — спусковой крючок огнестрельного устройства).

Триггер относится к классу бистабильных схем, так как имеет два состояния, каждое из которых является длительно устойчивым (стабильным). После выключения источников питания такое устройство равновероятно может оказаться в любом из двух возможных состояний равновесия (устойчивости).

Устойчивое равновесие характеризуется тем, что после слабого внешнего воздействия и изменения состояния устройство восстанавливает начальное значение токов и напряжений в схеме.

Процесс перехода триггера из одного устойчивого состояния равновесия в другое называется опрокидыванием, срабатыванием, перебрасыванием или разворотом триггера.

Триггеры широко применяются в счетчиках и делителях частоты, в качестве запоминающих устройств ЭВМ. Специальные триггеры используются также как преобразователи напряжения произвольной формы в прямоугольные импульсы, как устройства для увеличения длительности импульсов и т.п. Итак, триггеры применяются для формирования импульсов и для работы в качестве элементарных конечных автоматов цифровых устройств, имеющих память о предыдущем состоянии.

При ***классификации триггеров*** эти устройства электронной техники разделяют по определенным признакам построения, применения, управления и т.д. Ниже мы приводим обобщенную классификацию всех известных триггерных схем.

По типу исполнения:

– дискретные, построенные путем непосредственного соединения дискретных — активных и пассивных элементов; в качестве активных элементов применяются полупроводниковые приборы (транзисторы, тиристоры) и электронные лампы;

– интегральные, построенные на основе логических элементов, выполненных по интегральной технологии схемотехники.

По типу построения:

– симметричные, полная физическая равнозначность по параметрам одной и другой половины схемы;

– несимметричные, т.е. отсутствие симметрии в построении схем триггера.

По способу управления:

– статические, управляемые импульсами или потенциалами;

– динамические, управляемые только импульсами.

По способу запуска:

– с раздельными входами запуска;

– с общим (счетным) входом, т.е. раздельные входы триггера объединены между собой в один общий вход, при воздействии на который триггер от каждого импульса изменяет свое состояние, т.е. считает.

Данные признаки классификации одинаково подходят как для триггеров в дискретном, так и для триггеров в интегральном исполнении. Для триггеров в интегральном исполнении имеются дополнительные признаки классификации, которые рассматриваются при изучении триггеров как устройств цифровой схемотехники.

В этом разделе рассмотрены триггерные схемы на дискретных элементах.

11.4.2. Основные условия построения триггеров на дискретных элементах

Основными условия построения триггеров на дискретных элементах являются:

– два одинаковых транзисторных ключа с непосредственным методом подачи смещения фиксированным напряжением делителя (насыщенные или ненасыщенные);

– резисторная кольцевая коллекторная связь между ключами, выход каждого транзисторного ключа соединяется с входом другого транзисторного ключа для построения симметричного триггера;

– резисторная коллекторная связь первого транзисторного ключа с входом второго и эмиттерная связь второго и первого ключа для построения несимметричного триггера;

– положительная обратная связь (ПОС) между транзисторными ключами: в симметричном триггере ПОС создается за счет кольцевой резисторной связи (коллектор одного транзистора связан с базой другого транзистора) и называется коллекторно-базовой, а в несимметричном одна коллекторно-базовая связь заменена на эмиттерную связь (общий эмиттерный резистор конструктивной нагрузки для двух транзисторов);

– выходы ключей являются выходами триггера, а входы ключей — входами триггера (два входа и два выхода).

11.4.3. Симметричный триггер с коллекторно-базовыми связями

Статическое (устойчивое) состояние самовозбуждения триггера

Статическое состояние самовозбуждения триггера характеризуется установившимся (устойчивым) процессом в схеме без воздействия сигналов внешнего управления, когда один транзисторный ключ открыт, а другой закрыт.

Рассмотрим построение и принцип действия симметричного триггера по схеме, приведенной на рис. 11.49, в статическом состоянии самовозбуждения.

Первый транзисторный ключ построен на транзисторе VT1, а второй — на VT2, транзисторы включены по схеме с ОЭ. Резисторы R1 и R2 являются элементами коллекторной нагрузки в ключах,



Рис. 11.49. Принципиальная схема симметричного статического триггера на биполярных транзисторах с коллекторно-базовыми связями

резисторы R3 и R4 создают кольцевую связь, образуя положительные коллекторно-базовые связи (ПОС) между ключами. Цепи последовательно соединенных резисторов R2, R3 и R5 — делитель напряжений для создания смещения на транзистор VT1, а R1, R4 и R6 — для смещения на транзистор VT2.

Симметричность достигается тем, что все элементы одной схемы ключа по параметрам равны аналогичным элементам в схеме другого ключа.

Поскольку схемы транзисторных ключей одинаковы, то можно считать одинаковыми входы и выходы (вход 1 и вход 2, выход 1 и выход 2) триггера.

Данная схема триггера (рис. 11.49) относится к триггерам RS-типа. Триггеры этого типа имеют два выхода, которые обозначаются двумя буквами *S* и *R*. Буквой *S* (от англ. *set* — включение) обозначен вход, на который подается сигнал, устанавливающий триггер в единичное состояние (его также называют единичным), а буквой *R* (от англ. *reset* — сброс) обозначен выход, на который подается сигнал, переводящий триггер в нулевое состояние (его также называют нулевым). Поскольку входы «Вход 1» и «Вход 2» одинаковы, то можно любой вход обозначить любой буквой (рис. 11.49). Два выхода триггера имеют обозначения буквой Q — прямой выход (или единичный), и $\bar{Q}$ — инверсный выход (или нулевой). В транзисторных схемах единичный (прямой) выход (Q) триггера нахо-

дится на выходе ключа, имеющего единичный вход (S), а нулевой (инверсный) выход ($\bar{Q}$) — на входе ключа, имеющего нулевой вход (R). В рассматриваемой схеме (рис. 11.49) Выход 1 — Q, а Выход 2 — $\bar{Q}$.

Принцип действия схемы начнем с рассмотрения процессов при включении напряжения источника питания $U_{\text{К}}$.

При включении источника напряжения $U_{\text{К}}$ в схеме протекают токи делителей напряжения: ток $I_{\text{д1}}$ протекает по цепи: $+U_{\text{К}} \rightarrow$ R2 $\rightarrow$ $\rightarrow$ R3 $\rightarrow$ R5 $\rightarrow$ «$\perp$» и ток $I_{\text{д2}}$ протекает по цепи: $+U_{\text{К}} \rightarrow$ R1 $\rightarrow$ R4 $\rightarrow$ $\rightarrow$ R6 $\rightarrow$ «$\perp$». На элементах делителя создается падение напряжения U_{R5} на резисторе R5 и падение напряжения U_{R6} на резисторе R6, которые действуют как прямое смещение на эмиттерные переходы транзисторов. Суммарное падение напряжений $U_{\text{R2,R3}} = U_{\text{R2}} + U_{\text{R3}}$ на резисторах R2 и R3 и суммарное падение напряжений $U_{\text{R1,R4}} = U_{\text{R1}} + U_{\text{R4}}$ на резисторах R1 и R4 создают обратное смещение на коллекторные переходы транзисторов VT1 и VT2 соответственно.

Однако необходимо отметить, что на коллекторные переходы транзисторов действует также напряжение прямого смещения: с резистора R1 напряжение U_{R1} действует на коллекторный переход транзистора VT1, а с резистора R2 напряжение U_{R1} действует на коллекторный переход транзистора VT2. Таким образом, суммарное напряжение, действующее на коллекторных переходах транзисторов, выражается равенствами: $U_{\text{КБ VT1}} = U_{\text{R1}} - U_{\text{R2,R3}}$ на коллекторном переходе транзистора VT1 и $U_{\text{КБ VT2}} = U_{\text{R2}} - U_{\text{R1,R4}}$ на коллекторном переходе транзистора VT2, которые в симметричной схеме практически равны из-за равенства элементов схемы. В соответствии с условиями построения ключевых схем, когда сопротивление резистора конструктивной коллекторной нагрузки должно быть меньше сопротивления, создающего обратное смещение на коллекторной нагрузке, напряжение обратного смещения превышает напряжение прямого смещения, действующее на коллекторный переход транзистора. В результате суммарные напряжения на коллекторных переходах транзисторов ($U_{\text{КЭ VT1}}$ и $U_{\text{КЭ VT2}}$) действуют как обратные смещения на коллекторные переходы, что является одним из условий протекания коллекторного тока. Выполнение рассмотренных условий построения ключевых схем исключает 100 % ООС по току в коллекторной (выходной) цепи, что способствует переводу транзистора в активный режим из режима отсечки.

Поскольку схема симметрична, то напряжения прямого смещения на эмиттерных переходах обоих транзисторов равны, что позволяет сделать заключение о равенстве процессов разрушения потенциальных барьеров в эмиттерных переходах транзисторов VT1 и VT2 и инжекции. В процессе инжекции в эмиттерных переходах транзисторов базовые области накапливают неосновные носители зарядов, поступающие из эмиттеров, для экстракции в коллекторных переходах.

Электрическое равновесие, наступившее в данный момент, не может поддерживаться постоянно долго, так как не может быть абсолютно равных элементов, особенно активных — транзисторов. Незначительное, даже ничтожно малое различие любых энергетических воздействий (тепло, свет и т.д.) на элементы, а также конструктивные особенности, приводят к тому, что у одного из транзисторов в базовой области накопится неосновных зарядов больше, чем у другого.

Допустим, что в рассматриваемой схеме в транзисторе VT2 накопилось в базовой области зарядов больше, чем в VT1, и их количества достаточно для процесса экстракции в коллекторном переходе. В этом случае через транзистор VT2 начнет течь коллекторный ток (I_{K2}) транзистора по цепи: $+U_K \rightarrow R2 \rightarrow VT2_{К\text{-}Б\text{-}Э} \rightarrow «\perp»$, что приводит к увеличению падения напряжения U_{R2} на коллекторном резисторе R2 и повышению отрицательного потенциала на коллекторе транзистора VT2. Падение напряжения U_{R2} на коллекторном резисторе R2 в режиме насыщения транзистора VT2 примерно равно напряжению источника питания (U_K), если считать, что дифференциальное сопротивление транзистора ($r_{диф\ Э\text{-}К\ VT2}$) в точках *1—2* практически равно нулю. Практически нулевое сопротивление транзистора VT2 шунтирует элементы делителя — резисторы R3 и R5. В результате прекращаются ток делителя $I_{д1}$ и падение напряжения на резисторах R3 и R5. При этом отсутствует прямое смещение на эмиттерном переходе транзистора VT1, которое снималось с резистора R5 (U_{R5}).

В эмиттерном переходе транзистора VT1 прекращается инжекция, а в базовой области — накопление зарядов. Отсутствие тока делителя $I_{д1}$ через резистор R3 не приводит к падению напряжения U_{R3} на резисторе. В результате напряжение U_{R2} с резистора R2 в коллекторной цепи транзистора VT2 полностью передается на кол-

лекторный переход транзистора VT1 и действует последовательно и согласованно с напряжением обратного смещения U_{R1}, снимаемым с коллекторного резистора R1 в схеме транзистора VT1 как элемента ООС. Падение напряжения U_{R2} в совокупности с напряжением U_{R1} на резисторе R1 увеличивает обратное смещение на коллекторном переходе VT1, ускоряя процесс рассасывания неосновных носителей зарядов из базы в коллектор. Таким образом, транзистор VT1 переходит в режим отсечки.

Переходные процессы при переводе транзисторов в режим отсечки и насыщения происходят, конечно, не мгновенно. Даже если предположить, что в двух транзисторных ключах одновременно начнутся процессы экстракции в коллекторных переходах транзисторов, то говорить о равенстве токов I_{K1} и I_{K2} нельзя.

Предположим, что ток $I_{K2} > I_{K1}$, т.е. в транзисторе VT2 активнее идут процессы инжекции и экстракции. За счет увеличения тока I_{K2} уменьшается ток делителя $I_{д1}$, так как транзистор VT2 включен параллельно с резисторами R3 и R5. Уменьшение падения напряжения на резисторе R5 снижает прямое смещение на эмиттерном переходе VT1. Это приведет к уменьшению коллекторного тока (I_{K1}) транзистора VT1 и увеличению тока делителя $I_{д2}$ через параллельную цепь делителя напряжения для транзистора VT2, т.е. через резисторы R4 и R6. В результате увеличится падение напряжения U_{R6} на резисторе R6, что увеличит прямое смещение на эмиттерном переходе VT2. При этом в транзисторе VT2 увеличится ток I_{K2} за счет ускорения процессов инжекции и экстракции. Транзистор VT2 переходит в режим насыщения, а VT1 — в режим отсечки.

Скорость переходных процессов в транзисторных ключах зависит от времени рассасывания неосновных носителей зарядов в базовой области закрывающегося транзистора и времени накопления неосновных носителей зарядов в базовой области открывающегося транзистора.

Быстродействие переходных процессов можно повысить путем шунтирования резисторов связи R3 и R4 (рис. 11.50) конденсаторами C1 и C2.

Схема на рис. 11.50 аналогична схеме на рис. 11.49, но наличие конденсаторов C1 и C2 в цепях связи между ключами создает схемы транзисторных ключей с ускоряющими конденсаторами в базовых цепях. Работа транзисторных ключей с ускоряющими кондеса-



Рис. 11.50. Принципиальная схема симметричного статического триггера на биполярных транзисторах с ускоряющими конденсаторами в коллекторно-базовых связях

торами в базовой цепи рассматривалась на примере схемы, приведенной на рис. 11.22 («Транзисторные ключи»).

В схеме триггера ускоряющие конденсаторы позволяют беспрепятственно передавать напряжение с коллекторного резистора R2 на коллекторный переход VT1 при открытии VT2, а с резистора R1 на коллекторный переход VT2 при открытии VT1.

Принцип работы схемы триггера с ускоряющими конденсаторами полностью соответствует работе рассмотренного триггера без ускоряющих конденсаторов (рис. 11.49). Рассмотрим работу схемы на рис. 11.50 только с точки зрения процессов ускорения переходных процессов при открытии транзистора VT2, когда увеличивается падение напряжения U_{R2} на резисторе R2, и при закрытии транзистора VT1. Из схемы на рис. 11.50 видно, что напряжение U_{R2} прикладывается к цепи, состоящей из конденсатора C1 и дифференциального сопротивления коллекторного перехода ($r_{K\ диф\ VT1}$) транзистора VT1 и R1, включенных последовательно (электрическая цепь показана штрихами на рис. 11.50, точки *а*—*б*). По закону функционирования RC-цепи в первоначальный момент времени ($t_0 = 0$) все напряжение падает на резисторах ($U_R = U_{вх}e^{-t/\tau}$), т.е. при $t = 0$ $U_R = U_{вх}$. В рассматриваемой схеме входным напряжением для RC-цепи с C2, $r_{K\ диф}$ и R1 является напряжение с резистора R2 (U_{R2}), а выходным напряжением в момент времени

$t_0 = 0$ — является напряжение U_{R1} на R1 и напряжение $U_{гК\ диф\ VT1}$ на дифференциальном сопротивлении коллекторного перехода $r_{К\ диф\ VT1}$ транзистора VT1, сумма которых равно входному напряжению U_{R2} в RC-цепи. Напряжение $U_{гК\ диф\ VT1}$ совместно с напряжением U_{R1} действует как обратное смещение на коллекторный переход, т.е. все входное напряжение $U_{R2} = U_{гК\ диф} + U_{R1}$ прикладывается к коллекторному переходу. Таким образом, резистор связи R3, на котором действует падение напряжения от тока делителя, не оказывает препятствия передаче напряжения с выхода ключа с транзистором VT2 на вход другого ключа с транзистором VT1. Отсюда можно сделать вывод о том, что конденсатор увеличивает коэффициент передачи напряжения по цепи ПОС между ключами. Увеличение обратного смещения на коллекторном переходе закрываемого транзистора VT1 ускоряет процесс рассасывания носителей зарядов в базе и процесс его перехода в режим отсечки.

Конденсаторы в цепи связи также позволяют увеличивать напряжение на эмиттерном переходе открывающегося транзистора. Например, при закрытии транзистора VT1 повышается положительный потенциал на его коллекторе (точка *в*). Таким образом, повышается разность потенциалов между точками *в* и *г*, т.е. падение напряжения на резисторах R4 и R6, так как усиливается ток делителя через резисторы R1, R4 и R6 из-за закрытия транзистора VT1. Поскольку резистор R4 зашунтирован конденсатором C2, то работает RC-цепь на C2 и R6 и все напряжение, приложенное в точках *в* и *г*, прикладывается вначале к резистору R6 (U_{R6}). Напряжение U_{R6} на резисторе R6 действует как прямое смещение на эмиттерный переход VT2, ускоряя процесс инжекции и перехода транзистора VT2 в режим насыщения. Аналогичные процессы можно рассмотреть при открытии транзистора VT1 и закрытии VT2.

Из формулы для постоянной электрической RC-цепи ($\tau = RC$) видно, что уменьшить время переходного процесса (τ) можно, уменьшив емкость конденсатора. Небольшая по величине емкость (C1, C2) требует немного времени на заряд за время передачи напряжения через RC-цепь, накапливает небольшой заряд и соответственно быстрее разряжается через параллельно включенный резистор связи (R3, R4). Таким образом, ускоряющие конденсаторы в процессе передачи сигнала в цепях связи практически разряжены, что обеспечивает полную передачу напряжения в RC-цепи.

В рассмотренном режиме постоянная времени передачи от VT2 к VT1 определяется по формуле $\tau_1 = C1(R1 + r_{\text{К диф VT1}})$, а от VT1 к VT2 — $\tau_2 = R6C2$.

Эффективность метода ускорения переходных процессов с форсирующими конденсаторами в цепях связи транзисторных ключей достигается только в том случае, если транзистор работает в режимах отсечки и насыщения, т.е. в ключевом режиме. Как только транзисторы в схемах начинают работать на границах с активным режимом, конденсаторы не успевают разрядиться и переходный процесс замедляется.

Состояние устойчивости симметричного триггера

Установившееся состояние триггера может сохраняться в течение всего времени включения напряжения источников питания при условии, что на входах отсутствуют сигналы управления.

Триггер может находиться в двух различных устойчивых состояниях. Одно состояние называется единичным (1), а другое — нулевым (0).

Состояние триггера определяется по сигналам на его выходах:

– если на прямом (единичном) выходе (Q) — единица «1» (высокий уровень сигнала), а на инверсном (нулевом) выходе ($\overline{Q}$) — ноль «0» (низкий уровень сигнала) — состояние триггера — единичное (1);

– если на прямом (единичном) выходе (Q) — ноль «0» (низкий уровень сигнала), а на инверсном (нулевом) выходе ($\overline{Q}$) — единица «1» (высокий уровень сигнала) — состояние триггера — нулевое (0).

За низкий уровень сигнала принимается потенциал источника питания, подключенного на корпус (общая шина), а за высокий уровень — потенциал другого полюса источника питания.

В рассмотренных схемах (рис. 11.49 и 11.50) при включении напряжения источника питания на единичном (прямом) выходе — высокий потенциал (единица «1»), равный приблизительно $+U_{\text{К}}$. Это объясняется тем, что VT1 закрыт и нет падения напряжения на R1, так как отсутствует ток $I_{\text{К1}}$. На нулевом (инверсном) выходе — низкий потенциал (0), равный приблизительно потенциалу источника питания $-U_{\text{К}}$. Это объясняется тем, что VT2 открыт и его сопротивление бесконечно мало, протекающий ток $I_{\text{К2}}$ создает падение напряжения на резисторе R2, равное напряжению источника питания, «минусом» приложенное к нулевому выходу. На

основе исследований сигналов на выходах триггера можно сделать вывод о том, что триггер находится в устойчивом единичном состоянии. Если бы был открыт транзистор VT1, а закрыт VT2, триггер находился бы в нулевом состоянии, соответственно и сигналы на выходах изменились бы на противоположные.

Рассмотрим все рассуждения о символике (единичное или нулевое) входов, выходов и состояний триггера в табличном виде (табл. 11.1).

Таблица 11.1

№№ позиций	СИМВОЛИКА		
	состояния триггера	входов	сигналов на выходе
1	0	0	1
2	0	1	0
3	1	0	0
4	1	1	1

В строке 4 табл. 11.1 в единичном состоянии (1) на единичном «1» (прямом) выходе единичный сигнал (1), т.е. символика состояния триггера совпадает с символикой входа и символикой сигнала на выходе триггера. Это совпадение определяет название выхода — прямой выход (Q), а для нулевого выхода такого совпадения нет ни в одной строке, т.е. ни в одном состоянии триггера. Это и определяет название выхода — инверсное ($\overline{Q}$).

Статическое управление симметричным триггером

Управление триггером называется статическим, или потенциальным, потому что срабатывание триггера происходит от сигналов управления, представленных в виде потенциалов высокого или низкого уровня, действующих непрерывно, т.е. статически, на входах. Статический сигнал не изменяется по амплитуде в течение всего времени его действия.

Переключение триггера из одного устойчивого состояния в другое осуществляется внешним управляющим сигналом по базовым или коллекторным цепям так, чтобы входной сигнал превысил некоторое пороговое значение.

Однако схемы триггеров с управлением по коллекторным цепям практического применения не получили, так как в режиме насыщения участок коллектор—эмиттер имеет минимальное сопротивле-

ние, и генератор управляющих сигналов этом случае будет работать в режиме короткого замыкания через транзистор. В данном случае необходимо иметь генератор тока управляющих сигналов большой мощности, который должен обеспечивать переходный процесс управления в триггере.

Процесс перехода триггера из одного устойчивого состояния равновесия в другое называется опрокидыванием, срабатыванием, перебрасыванием или переворотом схемы.

Для опрокидывание триггера используются два способа:

1) подача запирающего сигнала на выход открытого транзисторного ключа: для транзистора *p-n-p*-типа — положительный потенциал, а для *n-p-n*-типа — отрицательный потенциал;

2) подача открывающего сигнала на выход закрытого транзисторного ключа: для транзисторов *p-n-p*-типа — отрицательный потенциал, а для *n-p-n*-типа — положительный потенциал.

Такие способы управления называются раздельными способами управления триггерами.

Процесс опрокидывания триггера можно условно разделить на четыре этапа в зависимости от способов управления. Рассмотрим каждый этап переходного процесса при опрокидывании триггера для каждого способа в отдельности.

1. Способ подачи запирающего сигнала на выход открытого транзисторного ключа.

1.1. *Рассасывание* зарядов в базе закрывающегося транзистора (транзистор переходит из режима насыщения в активный режим).

1.2. *Подготовка* — уменьшение коллекторного тока и окончание процесса рассасывания.

1.3. *Регенерация* — резкий скачок из активного режима в режим отсечки.

1.4. *Восстановительный* — установка стационарных токов и напряжений в новом состоянии триггера.

2. Способ подачи открывающего сигнала на выход закрытого транзисторного ключа.

2.1. *Насыщение* зарядами базовой области открывающегося транзистора (транзистор переходит из режима отсечки в активный режим).

2.2. *Подготовка* — увеличение коллекторного тока открывающегося транзистора.

2.3. *Регенерация* — резкий скачок из активного режима в режим насыщения;

2.4. *Восстановительный* — установка стационарных токов и напряжений в новом состоянии триггера.

Рассмотрим процесс управления статическим симметричным триггером с раздельными непосредственными статическими входами в базовых цепях по схеме на рис. 11.49.

В схеме симметричного статического триггера (рис. 11.49) для управления имеются два входа, которые называются:

– R — нулевой непосредственный статический раздельный вход — вход сброса, т.е. установки триггера в нулевое состояние;

– S — единичный непосредственный статический раздельный вход — вход включения, т.е. установки триггера в единичное состояние.

Вход называется непосредственным, потому что через эти входы управляющий сигнал непосредственно поступает на вход транзисторного ключа. Статический вход — это такой вход, по которому входной сигнал управления не подвергается обработке, т.е. изменениям. Входы R и S являются раздельными, так как они отделены друг от друга, т.е. находятся в разных электрических цепях.

Рассматривая работу триггера по схеме на рис. 11.49 при включении напряжения источника питания, мы установили, что транзистор VT2 открыт и находится в режиме насыщения, а транзистор VT1 закрыт и находится в режиме отсечки. В соответствии с состоянием транзисторов были определены сигналы на выходах триггера — на единичном (прямом) выходе (Q) «единичный» сигнал высокого уровня (1), а на нулевом (инверсном) выходе ($\bar{Q}$) «нулевой» сигнал низкого уровня (0). По сигналам на выходах триггера мы определили состояние триггера: триггер находится в единичном состоянии.

Так как в рассматриваемый момент времени триггер находится в единичном состоянии, то его можно установить управляющим сигналом в нулевое состояние. Для этого воспользуемся статическим раздельным непосредственным входом в базовой цепи R — входом установки (сброса) в нулевое состояние. Вход R (от англ. *reset*) в нашем примере — вход открытого транзисторного ключа, следовательно, для управления используем отрицательный потенциал, который будет запирающим для транзистора структуры *n-p-n*.

При подаче отрицательного потенциала относительно общей шины источника питания (⊥) на базу VT2 (вход R) начинается переход триггера из одного устойчивого (единичного) состояния в другое (нулевое) состояние.

В начальный момент подачи отрицательного потенциала (или импульса) на выход R уменьшается прямое смещение на эмиттерном переходе транзистора VT2, так как входной сигнал создает обратное смещение на эмиттерном переходе транзистора, действующее параллельно и встречно с падением напряжения U_{R6} на резисторе R6. При этом прекращается инжекция носителей зарядов в базовую область транзистора и уменьшается коллекторный ток I_{K2} транзистора VT2. Дифференциальное сопротивление транзистора ($r_{\text{диф ЭК VT2}}$) VT2 (на рис. 11.49 точки *1—2*) увеличивается, что уменьшает шунтирующее действие резисторов R3 и R5 и начинает протекать ток делителя ($I_{д1}$) по цепи: $+U_K \rightarrow$ R2 $\rightarrow$ R3 $\rightarrow$ $\rightarrow$ R5 $\rightarrow \perp$. В результате протекания тока делителя создается падение напряжения U_{R5} на резисторе R5, что обеспечивает прямое смещение на эмиттерном переходе транзистора VT1, т.е. происходит передача положительного потенциала с коллектора VT1 на базу VT2. В транзисторе VT1 увеличивается количество зарядов в базовой области, что приводит к экстракции в коллекторном переходе и возрастанию коллекторного тока I_{K1}. Транзистор VT1 переходит в активный режим работы.

Коллекторный ток I_{K1} транзистора VT1 увеличивает падение напряжения U_{R1} на коллекторном резисторе R1, что приведет к увеличению суммарного падения напряжения на резисторах R1 и R4 ($U_{R1,R4}$), создающее большое обратное смещение на коллекторном переходе транзистора VT2. За счет этого ускоряется процесс экстракции и рассасывания неосновных носителей зарядов из базовой области в коллектор транзистора VT2. Таким образом, в триггере идет первый этап — рассасывание зарядов из базы закрывающегося транзистора VT2 и накопление зарядов в базовой области открывающегося транзистора VT1.

Процесс рассасывания зарядов базовой области транзистора VT2 при отсутствии в нем инжекции приводит к уменьшению коллекторного тока I_{K2} и увеличению тока делителя $I_{д1}$. Увеличивающийся ток делителя $I_{д1}$ создает еще большее прямое смещение на эмиттерном переходе VT1, что может привести к переходу транзис-

тора в режим насыщения. Таким образом, в триггере идет второй этап — подготовка триггера к переходу в противоположное состояние, т.е. к опрокидыванию (перевороту) в нулевое состояние.

Этап подготовки заканчивается, когда коллекторный ток транзистора VT1 (I_{K1}) будет больше коллекторного тока транзистора VT2 (I_{K2}). В этот момент наступает третий этап — регенерация, т.е. лавинообразное нарастание тока I_{K1} и спад тока I_{K2}. Это приведет к опрокидыванию триггера, т.е. к запиранию (режим отсечки) транзистора VT2 и открытию (режим насыщения) транзистора VT1.

Восстановительный этап характеризуется установлением новых стационарных значений токов и напряжений в схеме, когда их значения не изменяются. Потенциал коллектора закрытого транзистора VT2 достигает уровня $+U_K$, а потенциал коллектора открытого транзистора VT1 — уровня $-U_K$. Правила определения потенциалов на выходах триггера аналогичны правилам, рассмотренным выше для определения состояния триггера при включении источника питания. На прямом (единичном) выходе (Q) — нулевой «0» (отрицательный) потенциал, а на инверсном (нулевом) выходе ($\bar{Q}$) — единичный «1» (положительный) потенциал, таким образом, триггер перевернулся в нулевое состояние.

Данный вид триггера может управляться и по единичному входу S, но для этого требуется положительный потенциал управления, так как в исходном состоянии транзистор VT1 закрыт. Положительный сигнал приведет к открытию транзистора VT1 и опрокидыванию схемы триггера в противоположное состояние от исходного состояния, т.е. в единичное состояние. Однако данный способ управления не применяется, так как управляющий сигнал, поданный на эмиттерный переход, создает прямое смещение, при этом уменьшается сопротивление эмиттерного перехода и происходит короткое замыкание источника управляющего сигнала, что может привести к выходу из строя источника сигнала. Для устранения этого недостатка необходимо либо увеличить мощность источника, либо уменьшить время действия сигнала. Уменьшение длительности сигнала и увеличение мощности источника сигнала усложняют процесс управления триггером, так как в этом случае необходимо создать специальные схемы управляющих сигналов.

Поэтому при управлении триггером предпочитают использовать запирающий (потенциал) сигнал (т.е. отрицательный сигнал в схемах с транзисторами *n*-*p*-*n*-типа и положительный сигнал в схемах с транзисторами *p*-*n*-*p*-типа) и для перевода в единичное состояние применять вход *S*, а в нулевое состояние — вход *R*.

Одновременно с недостатками можно отметить и логическое несоответствие при управлении триггером. Рассматривая исходное состояние как единичное, опрокидывать триггер можно только в нулевое, а для этого в триггере имеется вход *R* — вход установки в нулевое состояние, а вход *S* предназначен для установки в единичное состояние. Вместе с этим необходимо отметить и то, что управление нулевым сигналом опасно, так как нулевой уровень по амплитуде может возникнуть при появлении случайных внешних воздействий, таких как статическое электричество, что приведет к самопроизвольному перевороту триггера. Поэтому с точки зрения безопасных условий управления необходимо применять схемные решения триггеров с управлением единичными сигналами, т.е. сигналами высокого уровня. Управление по раздельным входам требует для каждого опрокидывания триггера переключаться на другой вход или иметь два источника сигнала.

Поэтому при управлении триггером предпочтительным является управление сигналом высокого уровня (единичным) по входу *R* для перевода триггера в нулевое состояние или по входу *S* для перевода в единичное состояние, что невозможно выполнить в схемах статических триггеров. Для устранения этого недостатка используются схемы триггеров с динамическим управлением, т.е. динамические триггеры.

Динамическое управление симметричным триггером

Динамическое управление симметричным триггером с раздельными входами позволяет исключить недостатки статического управления и перейти от входов с раздельным управлением к счетным входам, не требующим переключения источников сигналов управления.

Динамическое, или импульсное, управление триггером осуществляется импульсами, в которых происходит перепад (изменение) уровня сигнала управления с течением времени. Таким образом, можно защитить источник сигнала от длительного режима короткого замыкания, уменьшив длительность действия сигнала управления.

Для динамического опрокидывания триггера можно использовать два способа:

– подача запирающего перепада (изменения) уровня сигнала на вход открытого транзистора (транзисторы *p-n-p*-типа — с «минуса» на «плюс», а *n-p-n*-типа — с «плюса» на «минус»);

– подача открывающего перепада уровня сигнала на вход закрытого транзистора (транзисторы *p-n-p*-типа — с «плюса» на «минус», а *n-p-n*-типа — с «минуса» на «плюс»).

В качестве цепей, формирующих короткие импульсы управления, применяются дифференцирующие RC-цепи, которые устанавливают на статические раздельные входы триггера S и R.

Дифференцирующие RC-цепи формируют сигнал управления по длительности за счет динамических процессов заряда и разряда конденсатора.

Недостатком дифференциальных RC-цепей является формирование двухполярных импульсов, а для управления триггером необходимы однополярные импульсы. Для ограничения импульсов одной полярности, которые могут вызвать ложное срабатывание триггера, на выходах RC-цепей включают диодный последовательный ключ, отсекающий импульсы с ненужной полярностью в схеме.

Схема симметричного триггера с раздельными динамическими входами управления показана на рис. 11.51, *а*. В схеме на каждом статическом входе включены дифференциальные и ключевые схемы. По входу S' включена дифференцирующая цепь из элементов C1 и R7 и диодный ключ из элементов VD1 и R7, а по входу R' — цепь из элементов C2 и R8 и цепь из элементов VD2 и R8. Входные сигналы в виде положительных импульсов по динамическим входам S и R подаются относительно общей шины источника питания $-U_{\text{К}}$. Сигналы с выходов формирующих дифференциально-ключевых схем подаются на статические входы и соответствующие им выходы статического триггера, т.е. на вход S' и выход Q, и вход R' и выход $\bar{Q}$. Входы формирующих цепей S и R в этом случае становятся динамическими раздельными входами триггера. Такое включение позволяет осуществлять управление по динамическим входам с контролем состояния триггера, т.е. только через открытый транзисторный ключ.

Рассмотрим управление триггером по динамическим входам. Диодные ключи в схеме отсекают положительные импульсы в соот-



Рис. 11.51. Принципиальная схема симметричного динамического триггера на биполярных транзисторах с коллекторно-базовыми связями (*а*), диаграммы входного импульса (*б*), выходного напряжения с RC-цепи (*в*) и входного напряжения с диодного ограничителя (*г*)

ветствии с полярностью включения диодов VD1 и VD2. Для управления триггером примем за исходное состояние единичное. Таким образом, открытым является транзистор VT2 и управление триггером в единичном состоянии необходимо вести по нулевому входу *R*. Поскольку динамическое управление требует перепадов сигналов, т.е. скачкообразного изменения сигнала управления, а по выходу *R* открытого транзистора требуется перепад с «плюса» на «минус», то первоначальный уровень сигнала должен быть положительным (плюсовым). Таким образом, для создания перепада с «плюса» на «минус» требуется управление положительным прямоугольным (единичным) импульсом, у которого резкий перепад фронтов. На вход подаем положительный (единичный) импульс (рис. 11.51, *б*), а на выходе формирующей цепи получим двухполярные импульсы (рис. 11.51, *в*). По переднему фронту положительного прямоугольного импульса сформировался положительный треугольный экспоненциальный импульс, а по заднему фронту — отрицательный. Положительный треугольный экспоненциальный импульс отсекается диодом VD2, а отрицательный пропускается на статический раздельный вход *R*′.

Рассмотрим процессы, происходящие в схеме. При подаче прямоугольного положительного импульса ($U_{вх}$) на динамический вход *R* (полярность показана на рис. 11.51, *а*) входное напряжение ($U_{вх}$) прикладывается к дифференцирующей R8C2-цепи «плюсом» ($+U_{вх}$) к правой обкладке конденсатора, а «минусом» ($-U_{вх}$) через открытый транзистор VT2 к верхней клемме резистора R8 по цепи: $-U_{вх} \rightarrow$ Э $\rightarrow$ Б $\rightarrow K_{VT2} \rightarrow$ R8. В первоначальный момент времени ($t_1 = 0$ на рис. 11.51, *б*), т.е. по переднему фронту входного импульса (рис. 11.51, *б*), все напряжение прикладывается к резистору R8 ($U_{R8} = U_{вх}$) в соответствии с принципом работы дифференциальных цепей ($U_R = U_{вх}e^{-t/\tau}$). Напряжение U_{R8} (полярность показана без скобок на рис. 11.51, *а*) на резисторе R8 формирует положительный потенциал в момент времени t_1. Через промежуток времени, равный $\tau_з = R8C2$ (интервал $t_1—t_2$)), зарядится конденсатор C2 (полярность показана на рис. 11.51, *а*), а напряжение на резисторе R8 уменьшится до нуля в соответствии с законами работы дифференцирующих цепей $U_C = U_{вх}(1 - e^{-t/\tau})$. В результате в течение времени $t_1—t_2$ формируется положительный экспоненциальный выходной импульс с резистора R8 дифференцирующей цепи с элементами R8 и C2 (рис. 11.51, *в*), но который не прохо-

дит на вход VT2 через диодный ключ, так как ограничивается диодом VD2. Конденсатор будет постоянно подзаряжаться в течение всего времени действия импульса (t_2—t_3).

По заднему фронту входного импульса (t_3 на рис. 11.51, *б*) амплитуда входного сигнала управления равна нулю (источник импульсов не отключен) и, так как цепь замкнута, происходит разряд конденсатора С8 по двум параллельным цепям. Первая цепь, по которой напряжение с конденсатора С2 прикладывается к эмиттерному переходу VT2, т.е. действует на дифференциальное сопротивление потенциального барьера: ($r_{\text{диф ЭБ VT2}}$) + С2 → $r_{0\text{Uвх}}$ → → $Э_{VT2}$ → $r_{\text{диф ЭБ VT2}}$ ← $Б_{VT2}$ ← VD2 ← −С2, создавая обратное смещение на эмиттерном переходе транзистора VT2, так как VD2 не ограничивает проход отрицательных сигналов (рис. 11.51, *г*) и уменьшает процесс инжекции в эмиттерном переходе транзистора VT2. Вторая цепь: +С2 → $r_{0\ \text{Uвх}}$ → $r_{0\ \text{Uк}}$ → R2 → R8 → −С2, ток которой создает падение напряжения на резисторе R8 (полярность показана в скобках на рис. 11.51, *а*), т.е. формируется отрицательный выходной импульс RC-цепи (рис. 11.51, *в*) длительностью $\tau = C2R8$ на дифференцирующей цепи, состоящей из R8 и С2.

Падение напряжения на R8 при разряде конденсатора С2 действует как обратное смещение на коллекторный переход транзистора VT2, так как диодный ключ с диодом VD2 не ограничивает проход отрицательных сигналов (рис. 11.51, *г*), ускоряя тем самым процесс рассасывания неосновных носителей зарядов из базы в коллектор при уменьшении их инжекции из эмиттера. Таким образом, в результате снижения инжекции и ускорения рассасывания неосновных носителей зарядов из базовой области уменьшается коллекторный ток I_{K2} и возрастает дифференциальное сопротивление транзистора VT2 $r_{\text{диф VT2}}$. Это в свою очередь уменьшает шунтирующее действие транзистора на резисторы R3 и R5 и создается условие для протекания тока делителя $I_{д1}$ по цепи: $+U_K \rightarrow$ R2 → R3 → R5 → $-U_K$.

На резисторе R5 создается падение напряжения, которое действует как прямое смещение на эмиттерном переходе VT1, что приводит к инжекции носителей заряда в нем. Таким образом, уменьшающийся отрицательный потенциал на коллекторе VT2 передается на базу транзистора VT1 через резистор связи R3, повышая ее положительный потенциал в результате снижения отрицатель-

ного потенциала на коллекторе транзистора VT2. Одновременно с этим увеличивается суммарное падение напряжения на резисторах R2 и R3 ($U_{R2,R3}$), которое действует как обратное смещение на коллекторном переходе VT1, что приводит к экстракции и протеканию тока I_{K1}.

За счет тока I_{K1} увеличивается падение напряжения на резисторе R1 (U_{R1}), что повышает суммарное напряжение на резисторах R1 и R4 ($U_{R1,R4}$). Это напряжение увеличивает обратное смещение на коллекторном переходе VT2, что также ускоряет процесс рассасывания неосновных зарядов из базовой области в коллектор транзистора VT2.

Таким образом, возрастающий отрицательный потенциал коллектора VT1 через резистор связи R4 передается на базу VT2 и в схеме идет переходной процесс увеличения коллекторного тока I_{K1} и уменьшения тока I_{K2}, который выводит транзисторы в активный режим. Окончание переходного процесса характеризуется резким скачком токов и перехода VT1 в режим насыщения, а VT2 в режим отсечки.

Скорость переходных процессов зависит от параметров формирующей цепи (C2 и R8) при заряде C2 и его разряде (C2, R6 и R8), так как за время действия (t_3—t_4) отрицательного импульса, сформированного дифференцирующей цепью из C2, R6 и R8, в триггере должен закончиться переходной процесс. Время разряда зависит от разрядного тока, определяемого параметрами элементов цепи разряда C2, R6 и R8.

Таким образом, процесс опрокидывания по динамическим входам характеризуется подготовительным процессом заряда входного конденсатора (подготовка к перевороту триггера) и рабочим процессом разряда входного конденсатора (переворот триггера), который, так же как и в статическом управлении, подразделяется на четыре этапа. Время действия входного импульса управления всегда должно быть равно или больше времени разряда конденсатора.

Рассмотрим возможность динамического управления в исходном единичном состоянии по входу *S*. При подаче на вход *S* единичного (положительного) импульса (полярность показана в скобках) входной сигнал на схему RC-цепи, состоящую из C1 и R7, не поступает, так как VT1 закрыт. Из этого следует, что управле-

ние по динамическим входам исключает неправильное управление триггером, т.е. если триггер находится в единичном состоянии, то управление может происходить только по входу R — входу установки (сброса) в нулевое состояние и наоборот. Это указывает также на то, что оба динамических раздельных входа можно объединить, так как при этом принципы управления триггером не изменяется, и образовать вход, по которому триггер от каждого подаваемого на этот вход сигнала управления будет менять состояние, т.е. считать, меняя состояние с единичного (1) на нулевое (0). Вход, по которому каждый очередной сигнал управления меняет состояние триггера на противоположное, называется счетным. Таким образом, по счетному входу триггер от каждого входного импульса на входе будет менять свое состояние. Нулевое состояние меняется на единичное и единичное состояние вновь на нулевое и т.д., т.е. триггер считает импульсы (на рис. 11.51, *а*, счетный вход показан штрихами). Счетный вход на схеме триггера обозначается символом *С*.

Процесс опрокидывания (переворота) триггера по счетному входу аналогичен процессу опрокидывания при раздельном управлении.

Для повышения устойчивости симметричного триггера в одном из состояний в схемах триггеров применяют эмиттерную связь между ключами. В качестве элементов связи используют общую конструктивную нагрузку R9 в эмиттерной цепи транзисторов (на рис. 11.51, *а*, элемент эмиттерной связи показан штрихами). Резистор эмиттерной связи R9 является элементом ПОС во входных цепях между каскадами, принцип работы которой рассмотрен при описании работы балансных каскадов усилителей.

Рассмотренные схемы симметричного триггера со статическим и динамическим управлением отражают все основные принципы построения и работы триггеров. Существуют также другие схемные решения построения симметричных триггеров, которые по отдельным показателям лучше или хуже, но принцип действия которых остается таким же.

11.4.4. Несимметричные триггеры

Несимметричным триггер называют из-за условий схемного построения цепей связи между двумя транзисторными ключами, а иногда из-за добавления несимметрии при построении двух тран-

зисторных ключей или из-за различия параметров аналогичных элементов в схемах транзисторных ключей.

Рассмотрим одну из схем несимметричного триггера. Примером несимметричного триггера может служить транзисторный триггер с эмиттерной связью. В отличие от симметричного триггера с коллекторно-базовыми цепями двух транзисторных ключей, в несимметричном триггере имеется только одна коллекторно-базовая связь первого каскада со вторым и эмиттерная связь (через общую эмиттерную нагрузку) второго каскада с первым (рис. 11.52, *а*). Несимметричные триггеры называются триггерами Шмитта (по имени изобретателя) или релейными элементами.

Релейными элементами несимметричные триггеры называются по аналогии с электромеханическими реле, с двумя устойчивыми состояниями, одно из которых возникает за счет схемотехнических решений, а другое — за счет сигнала управления.

В несимметричном триггере для задания исходного устойчивого состояния, т.е. без сигнала управления, а только при включении источника напряжения питания, используется несимметричность связей между транзисторными ключами или несимметричность схем транзисторных ключей, т.е. применяются аналогичные элементы в каждой схеме, которые имеют неодинаковые параметры.

В схеме на рис. 11.52 для создания постоянного устойчивого исходного состояния схемы без подачи входного сигнала, при котором один из транзисторных ключей был бы всегда закрыт (режим отсечки), а другой транзисторный ключ был бы всегда открыт (режим насыщения) при включении напряжения источника питания, можно воспользоваться несимметрией построения схем транзисторных ключей. Такое решение позволит ускорить переходные процессы установки схемы в устойчивое исходное постоянное состояние. Это достигается путем соответствующего расчета параметров резисторов делителя напряжения R1 и R2 для VT1 и резисторов делителя напряжения R3, R4 и R5 для VT2, а также резисторов коллекторной конструктивной нагрузки R3 для VT1 и R6 для VT2, выполняющих аналогичные функции для каждого транзисторного ключа.

Наиболее часто применяются схемы несимметричных триггеров, в которых в исходном состоянии входной транзисторный ключ закрыт, а выходной транзисторный ключ открыт. К таким триггерам относится несимметричный триггер Шмитта (рис. 11.52, *а*). Для



Рис. 11.52. Принципиальная схема несимметричного триггера с эмиттерной связью (*а*) и амплитудная передаточная релейная характеристика (*б*)

выполнения этого условия необходимо схему входного транзисторного ключа сделать медленнодействующей, а схему выходного транзисторного ключа сделать быстродействующей, и создать положительную обратную связь (ПОС), которая также способствует ускорению переходных процессов и установке триггера в исходное состояние, когда входной транзисторный ключ закрыт, а выходной транзисторный ключ открыт.

Например, чтобы построить схему триггера Шмитта с несимметрией в схемах транзисторных ключей, когда входной транзисторный ключ на транзисторе VT1 закрыт в исходном состоянии, а выходной транзисторный ключ на VT2 открыт в исходном состоянии, необходимо выполнить следующие условия несимметрии параметров элементов схем транзисторных ключей:

– сопротивления резисторов R2 и R5 для подачи напряжения прямого смещения на эмиттерные переходы транзисторов должны удовлетворять неравенству $R2 < R5$, чтобы напряжение U_{R5}, действующее на эмиттерный переход VT2, было больше, чем напряжение U_{R2}, действующее на эмиттерный переход VT1. Это позволит ускорить инжекцию носителей зарядов в базовую область транзистора VT2, а в дальнейшем ускорит экстракцию в коллекторном переходе транзистора VT2;

– сопротивления резисторов R3 и R6 коллекторной конструктивной нагрузки должны удовлетворять неравенству $R6 < R3$, чтобы уменьшить последовательную отрицательную обратную связь (ООС) по току в каскаде транзисторного ключа на транзисторе

VT2 и увеличить такую же ООС в каскаде на транзисторе VT1; это приведет к увеличению напряжения обратного смещения на коллекторном переходе транзистора VT2 и уменьшению напряжения обратного смещения на коллекторном переходе транзистора VT1.

Выполнение этих условий позволяет дополнительно ускорить быстродействие ключа на транзисторе VT2 и уменьшить быстродействие ключа на транзисторе VT1, т.е. замедлить процесс открытия транзисторного ключа.

Несимметричность во взаимосвязи между транзисторными ключами заключается в том, что выход первого каскада на транзисторе VT1 соединен с входом второго каскада на транзисторе VT2 коллекторно-базовой связью через R4, а коллекторно-базовая связь второго каскада с первым каскадом отсутствует. В схеме применена общая эмиттерная связь, т.е. оба каскада имеют общую конструктивную эмиттерную нагрузку (резистор R7), за счет чего в схеме действует эмиттерная положительная обратная связь (ПОС) между каскадами, ускоряющая переход транзисторных ключей в заданное исходное состояние. Вход медленнодействующего ключа на VT1 будет входом схемы несимметричного триггера, а выход быстродействующего ключа на VT2 – выходом схемы несимметричного триггера.

Для ускорения перехода ключа на транзисторе VT2 в режим насыщения (повышение быстродействия) можно использовать ускоряющий конденсатор (C1) в коллекторно-базовой связи (показан на рис. 11.52, *а* штрихами).

Необходимо отметить, что схема триггера Шмитта (рис. 11.52, *а*) построена так, чтобы при включении напряжения источника питания схема всегда могла установиться в состояние, соответствующее закрытому состоянию входного транзисторного ключа на транзисторе VT1 и открытому состоянию транзисторного ключа на транзисторе VT2 без соблюдения условий неравенства параметров аналогичных элементов в двух транзисторных ключах. Неравенство параметров лишь ускоряет переходные процессы при включении источника питания схемы для установки несимметричного триггера Шмитта в исходное состояние. В других схемных решениях несимметричных триггеров условия неравенства аналогичных элементов в двух транзисторных ключах во многом являются главными для

задания исходного состояния транзисторных ключей и всей схемы несимметричного триггера.

Рассмотрим принцип работы схемы несимметричного триггера Шмитта (рис. 11.52, *а*) без учета условий неравенства аналогичных элементов в схемах транзисторных ключей.

При включении источника питания ($U_К$) протекают токи по двум цепям делителей напряжения, состоящих из резисторов R1 и R2 для транзистора VT1 и резисторов R3, R4 и R5 для транзистора VT2:

– ток делителя напряжения $I_{д1}$ протекает по цепи $+U_К \rightarrow$ R1 $\rightarrow$ $\rightarrow$ R2 $\rightarrow -U_К$;

– ток делителя напряжения $I_{д2}$ протекает по цепи $+U_К \rightarrow$ R3 $\rightarrow$ $\rightarrow$ R4 $\rightarrow$ R5 $\rightarrow -U_К$.

Протекающие токи делителей напряжения создают падения напряжения, которые служат смещениями на соответствующих переходах транзисторов:

– падение напряжения $U_{R1} = I_{д1}R1$ действует как обратное смещение на коллекторный переход транзистора VT1;

– падение напряжения $U_{R2} = I_{д1}R2$ или $U_{R2} = U_К \dfrac{R2}{R1+R2}$ действует как прямое смещение на эмиттерный переход транзистора VT1;

– суммарное падение напряжения $U_{R3,R4} = I_{д2}(R3 + R4)$ действует как обратное смещение на коллекторный переход транзистора VT2;

– падение напряжения $U_{R5} = I_{д2}R5$ действует как прямое смещение на эмиттерный переход транзистора VT2;

– падение напряжения $U_{R3} = I_{д2}R3$ действует как прямое смещение на коллекторный переход транзистора VT1.

Если предположить, что напряжения, действующие на эмиттерные переходы транзисторов U_{R2} и U_{R5}, равны, то в обоих транзисторах будут примерно одинаково протекать процессы разрушения потенциальных барьеров, инжекции и накопления зарядов в базовых областях при протекании базовых и эмиттерных токов, создающие условия работы транзисторных ключей в начальной области активного режима возле границы с режимом отсечки.

Рассмотрим теперь напряжения, действующие на коллекторные переходы транзисторов:

– на коллекторный переход транзистора VT1 действуют напряжение обратного смещения U_{R1} и напряжение прямого смещения U_{R3},

а также суммарное напряжение, которое определяется по формуле $U_{\text{КБ VT1}} = U_{\text{R3}} - U_{\text{R1}}$ и действует как обратное смещение, так как $U_{\text{R3}} < -U_{\text{R1}}$;

– на коллекторный переход транзистора VT2 действует суммарное напряжение обратного смещения $U_{\text{КБ VT2}} = U_{\text{R3,R4}}$.

Напряжения, действующие на коллекторные переходы транзисторов $U_{\text{КБ VT1}}$ и $U_{\text{КБ VT2}}$, не равны. Такой вывод справедлив и при условии равенства аналогичных элементов, применяемых в схемах транзисторных ключей для создания обратного смещения на коллекторных переходах транзисторов (R1 и R3 + R4). Этот вывод основан на том, что напряжение обратного смещения на коллекторном переходе транзистора VT2 ($U_{\text{КБ VT2}}$) больше, чем напряжение обратного смещения на транзисторе VT1 ($U_{\text{КБ VT1}}$) на величину напряжения прямого смещения, снимаемого с резистора R3 (U_{R3}). В результате экстракция в коллекторном переходе транзистора VT2, соответственно и протекание коллекторного и эмиттерного токов в этом транзисторе, начинаются раньше и наиболее ускоренно, чем в транзисторе VT1.

Эмиттерный ток $I_{\text{Э2}}$ создает падение напряжения на резисторе R7 (U_{R7}), которое действует как обратное смещение на эмиттерный переход VT1. В результате напряжение прямого смещения на эмиттерном переходе транзистора VT1 уменьшается ($U_{\text{БЭ VT1}} = U_{\text{R2}} - U_{\text{R7}}$), что снижает в нем инжекцию и накопление неосновных носителей зарядов в базовой области. При дальнейшем нарастании эмиттерного тока $I_{\text{Э2}}$, когда напряжение U_{R7}, действующее как обратное смещение на эмиттерный переход VT1, станет больше напряжения U_{R2}, которое действует как прямое смещение на этот же переход ($U_{\text{R7}} > U_{\text{R2}}$), начнется рассасывание оставшихся неосновных носителей зарядов из базы в эмиттер транзистора VT1. Одновременно с этим происходит рассасывание неосновных носителей зарядов из базы в коллектор за счет напряжения обратного смещения на коллекторном переходе транзистора, и транзистор VT1 переходит в режим отсечки, т.е. закрывается. Таким образом, в схеме несимметричного триггера действует общая ПОС на резисторе эмиттерной связи R7 за счет тока $I_{\text{Э2}}$, которая преобладает над местной ООС во входном каскаде на транзисторе VT1, возникающей за счет протекания тока $I_{\text{Э1}}$ в резисторе R7.

Таким образом, транзистор VT1 переходит в режим отсечки, а транзистор VT2 — в режим насыщения. Такое устойчивое состояние будет поддерживаться сколь угодно долго, до тех пор пока не поступит входной сигнал управления на вход триггера. На выходе несимметричного триггера (коллектор VT2) — отрицательный (низкий, нулевой «0») потенциал, амплитуда которого определяется по формуле

$$\Delta U'_{\text{вых}} = U_{\text{К}} - U_{\text{КЭ VT2}} = U_{\text{R6}} \approx -U_{\text{К}},$$

где $U_{\text{КЭ VT2}} = U_{\text{К}} \dfrac{r_{\text{диф VT2}} + R7}{r_{\text{диф VT2}} + R7 + R6}$.

Так как дифференциальное сопротивление открытого транзистора очень мало, то практически отсутствует падение напряжение ($U_{\text{КЭ VT2}}$) в точках *a* и *b* (рис. 11.52, *а*), а потенциал на выходе схемы определяется падением напряжения (U_{R6}) на коллекторной конструктивной нагрузке (R6), которое в этом случае равно напряжению источника питания схемы.

Установку несимметричного триггера в первоначальное устойчивое состояние, когда VT1 в режиме отсечки, а VT2 в режиме насыщения, можно ускорить, если в схеме несимметричного триггера (рис. 11.52, *а*) исключить элементы делителя напряжения для создания смещения способом фиксированного напряжения с делителя, т.е. резисторы R1 и R2. В этом случае для транзистора VT1 создается метод косвенного смещения за счет действия внешнего электрического поля источника питания, что существенно замедлит процессы в транзисторе VT1 и, как следствие, создается условие для первоочередного открытия транзисторного ключа на транзисторе VT2. В дальнейшем принцип работы такой схемы не отличается от принципа работы схемы с непосредственным способом подачи смещения с делителя напряжения.

Переход триггера из исходного устойчивого состояния в противоположное (рабочее) состояние происходит скачком при входном управляющем сигнале, амплитуда которого превышает некоторое определенное значение, называемое порогом (уровнем) срабатывания ($U_{\text{срб}}$). В соответствии с этим утверждением несимметричный триггер с эмиттерной связью называют схемой индикации

уровня. Процессы перехода триггера из одного устойчивого состояния в другое описываются амплитудной передаточной характеристикой $U_{вых} = \varphi(U_{вх})$, показанной на рис. 11.52, *б*.

При подаче положительного входного управляющего сигнала (полярность указана на рис. 11.52, *а*) $|U_{вх}| = |U_{R7}|$, т.е. при достижении уровня входного напряжения U_1 (рис. 11.52, *б*), равного U_{R7} ($U_1 = U_{R7}$), транзистор VT1 начинает открываться и переходит в активный режим. Открытие транзистора VT1 приводит к протеканию коллекторного тока транзистора (I_{K1}) через резистор R3 и созданию падения напряжения на нем (U_{R3}). В открывающемся транзисторе VT1 снижается дифференциальное сопротивление ($r_{диф\ КЭ}$), которое шунтирует резисторы делителя R4 и R5, уменьшая ток делителя напряжения $I_{д2}$. Уменьшающийся ток делителя приводит к уменьшению падения напряжения U_{R5} на резисторе R5 и, как следствие, к уменьшению прямого смещения на эмиттерном переходе VT2 и переводу транзистора VT2 в активный режим и уменьшению токов I_{K2} и $I_{Э2}$. Уменьшение тока $I_{Э2}$ транзистора VT2 приводит к снижению падения напряжения на R7 (U_{R7}), к увеличению прямого смещения на эмиттерном переходе транзистора VT1 ($U_{БЭ\ VT1} = U_{R2} - U_{R7}$, где знак «минус» перед U_{R7} показывает обратное смещение) и дальнейшему возрастанию тока I_{K1}. Когда амплитуда (уровень) входного сигнала $U_{вх}$ достигнет значения $U_{срб} = U_{БЭ\ нас\ VT1} \gg U_{R2} - U_{R7}$ (рис. 11.52, *б*), транзистор VT1 переходит из активного режима в режим насыщения, в котором увеличивается падение напряжения на коллекторном резисторе R3 (U_{R3}) и ускоряется рассасывание неосновных носителей зарядов из базовой области транзистора VT2, переводя его в режим отсечки. Процесс идет лавинообразно, в результате происходит переброс (изменение состояния) триггера в рабочее состояние при напряжении срабатывания $U_{срб}$ (рис. 11.52, *б*).

Дальнейшее увеличение входного напряжения ($U_{вх} > U_{срб}$) увеличивает только глубину насыщения транзистора VT1, так как ток I_{K1} из-за увеличения $I_{Э1}$ (действует эмиттерная ПОС) и соответствующего увеличения падения напряжения на R7 переводит транзистор VT2 в режим глубокой отсечки. На выходе триггера при срабатывании устанавливается положительный (высокий, единичный) потенциал, равный $\Delta U_{вых} = U_K - U_{КЭ\ VT2} \approx +U_K$, так как при закрытом транзисторе VT2 отсутствует коллекторный ток и падение

напряжения ($U_{\text{КЭ VT2}}$) на дифференциальном сопротивлении транзистора ($r_{\text{диф КЭ}}$) и эмиттерной нагрузке (R7) равно нулю. Таким образом, практически полностью напряжение источника питания $U_{\text{К}}$ прикладывается в точках *a* и *b* (рис. 11.52, *а*) положительным потенциалом к коллектору, т.е. к выходу, а отрицательным к резистору R7.

Если теперь уменьшать входное напряжение, то обратное опрокидывание триггера происходит не в точке $U_{\text{срб}}$, а при несколько меньшем напряжении $U_{\text{отп}} = U_{\text{БЭ отс VT1}} \ll U_{\text{R2}} - U_{\text{R7}}$. Напряжение, при котором происходит возврат триггера в исходное состояние, называется напряжением отпускания $U_{\text{отп}}$. Процесс опрокидывания триггера описывает передаточная характеристика (рис. 11.52, *б*). Таким образом, из передаточной характеристики видно, что переключение триггера в исходное состояние происходит при меньшем напряжении, чем напряжение при переходе триггера в рабочее состояние, и в обоих режимах переключение триггера происходит скачкообразно. Скачкообразный процесс переключения триггера и выполнение условия $U_{\text{отп}} < U_{\text{срб}}$ указывает на релейный вид работы несимметричного триггера, что и определяет дополнительное название несимметричного триггера — «релейный элемент». Релейные свойства несимметричного триггера нагляднее проявляются при выполнении условия неравенства резисторов коллекторной нагрузки, т.е. R3 > R6 (рис. 11.52, *а*). Чем больше различие между напряжениями $U_{\text{отп}} < U_1(U_{\text{R7}}) < U_{\text{срб}}$, тем устойчивее рабочее состояние несимметричного триггера, т.е. меньше вероятность самопроизвольного опрокидывания триггера из одного состояния в другое, и это позволяет создать два устойчивых состояния триггера. Таким образом, изменяя соотношение напряжений в неравенстве $U_{\text{отп}} < U_1 < U_{\text{срб}}$, можно изменять время переключения триггера, т.е. регулировать временной параметр выходного сигнала.

На рис. 11.53 приведены временны́е диаграммы работы несимметричного триггера с эмиттерной связью как схемы, выявляющей (фиксирующей) определенный уровень (амплитуду) напряжения на входе.

Временна́я диаграмма на рис. 11.53, *а*, показывает, что чем больше разность между амплитудами напряжений $U_{\text{отп}}$ и $U_{\text{срб}}$, тем больше время действия сигнала на выходе схемы. В результате можно применять несимметричный триггер для формирования скачко-



Рис. 11.53. Временны́е диаграммы работы несимметричного триггера с эмиттерной связью: *а* — преобразование сигнала произвольной формы в прямоугольный; *б* — преобразование синусоидального напряжения в импульсное

образных перепадов напряжения на выходе схемы при подаче на вход сигнала произвольно изменяющейся формы, т.е. формировать прямоугольные импульсы напряжений из сигналов произвольной формы напряжения.

Временна́я диаграмма на рис. 11.53, *б*, показывает процесс формирования прямоугольных импульсов из синусоидального напряжения с помощью несимметричного триггера с релейной передаточной амплитудной характеристикой.

11.4.5. Применения триггеров

Триггеры являются одним из основных узлов импульсных устройств. Рассмотрим типовые примеры применения триггеров.

Запоминание и хранение информации о поступлении сигналов. Перед началом работы можно определить состояние симметричного триггера с раздельными входами по сигналам на выходах. Если за какое-то прошедшее время не поступило сигналов, то на выходах сигналы не изменятся, т.е. триггер сохранил исходное состояние. Если триггер изменит свое состояние, то можно определить по какому из входов (S или R) поступил сигнал, определив новое состояние триггера по уровню сигналов (высокого или низкого) на выходах триггера, т.е. триггер запомнил (записал) информацию.

Счет импульсов. Для счета импульсов используются триггеры со счетным входом, последовательно соединенные между собой. При

подаче на вход первого триггера нескольких импульсов триггер меняет свое состояние, а изменения состояния первого триггера передаются на второй, а затем и в последующие триггеры. Каждый триггер меняет свое состояние: с нулевого на единичное ($0 \rightarrow 1$) и с единичного на нулевое ($1 \rightarrow 0$). Первый триггер меняет свое состояние на каждом импульсе, второй на каждом втором, третий на каждом четвертом и т.д. Таким образом, о числе входных сигналов можно судить по состоянию триггеров, соединенных между собой. Более подробно этот вопрос рассмотрен ниже при описании работы счетных схем.

Деление частоты повторений. В этом режиме также используются триггеры со счетным входом и их последовательное включение, как и в предыдущем случае. Если учитывать, что каждый последующий триггер срабатывает позже предыдущего, то видно, что частота появления сигналов на каждом последующем триггере в 2 раза реже, чем у предыдущего триггера. Таким образом, происходит деление (уменьшение) сигналов с увеличением их длительности на выходах последующих триггеров.

Формирование прямоугольных импульсов. Для этих целей используют несимметричный триггер Шмитта, имеющий скачкообразную передаточную характеристику (см. рис. 11.52, *б*). При подаче входного сигнала произвольной формы триггер срабатывает только при достижении $U_{вх} = U_{срб}$ и удерживает сигнал на выходе неизменным до значения $U_{вх} > U_{отп}$, т.е. получается прямоугольный сигнал (рис. 11.53, *а*).

Сравнение напряжений. Так как несимметричный триггер срабатывает только при определенных значениях сигнала, то, подавая на вход сигналы разной амплитуды, можно определить амплитуду сигнала по срабатыванию триггера. При срабатывании триггера можно утверждать, что входной сигнал равен или превышает напряжение установленного порога срабатывания.

Триггеры являются неотъемлемым элементом и более сложных цифровых устройств — регистров, формирователей длительности импульсов, селекторов, генераторов и т.д.

11.4.6. Условные графические обозначения триггеров

В данном разделе мы рассмотрим условно-графические и буквенные обозначения триггеров в дискретном исполнении на би-

полярных и полевых транзисторах, которые позволяют понять обозначения остальных типов триггеров в интегральном исполнении.

Условное графическое обозначение триггера представляется в виде прямоугольника с соотношением сторон 2:1 (рис. 11.54), имеющего дополнительные поля для обозначения входов и выходов. Дополнительные поля по ширине составляют 1/4 часть ширины основного прямоугольника. Внутри основного поля (середина) имеется буква Т — триггер. В левом дополнительном поле записываются буквы, обозначающие входы: информационные раздельные входы R — *reset* и S — *set*, счетный вход T и т.д. Если триггер управляется нулевым сигналом, то на соответствующем раздельном информационном входе имеется метка «○» в виде окружности, а входы называются инверсными и имеют буквенные обозначения входов с инверсией $\overline{R}$ и $\overline{S}$ (рис. 11.54 *а*, *б*).



Рис. 11.54. Условное графическое обозначение триггеров в дискретном исполнении: с раздельными информационными входами, управляемый единичным (*а*) и нулевым (*б*) сигналом; со счетным входом, управляемый единичным (*в*) и нулевым (*г*) импульсом

Счетный вход триггера в дискретном исполнении обозначается значком «угол» (рис. 11.54, *в*, *г*). Если «угол» направлен в дополнительное поле (рис. 11.54, *г*), триггер управляется нулевым импульсом, задний фронт которого имеет перепад с нуля на единицу (0/1). Если «угол» направлен из дополнительного поля (рис. 11.54, *в*), то триггер управляется единичным импульсом, задний фронт которого имеет перепад с единицы на ноль (1/0). Триггеры, управляемые импульсами, являются динамическими. При наличии нескольких входов одного назначения допускается добавление к буквам цифры, например: 1, 2, $S1$, $S2$, $R1$, $R2$ и т.д.

Выходы триггера обозначаются в правом дополнительном поле прямоугольника (Q и $\overline{Q}$), причем инверсный выход $\overline{Q}$ обозначается меткой «○» в виде окружности.

11.5. Импульсные генераторы

11.5.1. Общие сведения об импульсных генераторах и классификация

Импульсными генераторами называются устройства, преобразующие энергию источников постоянного напряжения в энергию электрических импульсов, т.е вырабатывающие импульсы. В отличие от рассмотренных выше импульсных устройств, импульсные генераторы являются устройствами, которые не преобразуют импульсы, а вырабатывают их.

Импульсные генераторы — это импульсные устройства, в которых периодические изменения напряжения и тока возникают без приложения к ним дополнительного периодического сигнала или при воздействии последнего. Генераторы, работающие без воздействия дополнительного сигнала, называются автономными автоколебательными устройствами, а генераторы, которые требуют воздействия дополнительного сигнала — ждущими. Для построения схем импульсных генераторов необходимо иметь в схемах положительную обратную связь (ПОС), которая всегда приводит к неустойчивому процессу работы схемы, т.е. к возбуждению, и элемент — накопитель электроэнергии — конденсатор.

Классификацию импульсных генераторов можно провести по множеству различных признаков, которыми характеризуются особенности построения и работы схем генераторов. Ниже описаны отдельные признаки, наиболее полно характеризующие основные особенности импульсных генераторов.

По способу возбуждения:

• *Импульсные генераторы с самовозбуждением (самовозбуждающиеся).*

Самовозбуждающиеся (астабильные) генераторы имеют два неустойчивых состояния равновесия (квазиравновесия), в течение которых токи и напряжения в цепях схемы медленно меняются. Квазиравновесие заканчивается лавинообразным процессом опрокидывания схемы, т.е. переходом схемы в новое состояние неустойчивого равновесия. В этом режиме без какого-либо внешне-

го воздействия генератор последовательно переходит скачком из одного состояния квазиравновесия в другое. Внешние импульсы могут подаваться только в особом режиме, называемом режимом синхронизации, когда запускающий импульс вызывает каждый раз преждевременное опрокидывание генератора. При этом генерируются импульсы, амплитуда, длительность и частота повторений которых (т.е. частота автоколебаний) определяется в основном только параметрами элементов генератора, к таким генераторам относятся мультивибратор и блокинг-генератор.

• *Импульсные генераторы с внешним возбуждением и их разновидности — ждущие генераторы.*

Импульсные генераторы с внешним возбуждением (моностабильные) имеют одно устойчивое состояние равновесия. Второе возможное состояние равновесия является квазиустойчивым. После включения источника питания генератор оказывается в заведомо известном длительно устойчивом состоянии. Запускающий импульс переводит генератор в квазиустойчивое состояние равновесия. Однако в этом состоянии генератор может находиться только конечное время, после чего автоматически возвращается в исходное состояние. Разновидностью генератора с внешним возбуждением является ждущий импульсный генератор («ждет» прихода запускающего импульса), его еще называют заторможенным. В ждущем режиме управляющий импульс задает лишь начало работы схемы, а выходной сигнал по длительности и форме зависит от времяопределяющих элементов самой схемы. Примерами таких генераторов могут служить ждущий мультивибратор и ждущий блокинг-генератор. В режиме внешнего управления длительность выходного импульса зависит от длительности входного. Примером такой схемы является генератор пилообразного напряжения.

• *Синхронизируемые импульсные генераторы или делители частоты.*

Синхронизируемые генераторы получают специальные сигналы синхронизации, с помощью которых задается частота следования выходных импульсов независимо от параметров элементов генератора и вызывает преждевременное опрокидывание схемы.

Все указанные режимы возможны только при выполнении начального условия самовозбуждения схемы.

По форме вырабатываемых импульсов:

- *Генераторы прямоугольных импульсов.*
- *Генераторы линейноизменяющихся (пилообразных) импульсов.*
- *Генераторы импульсов специальной формы.*

По способу создания ПОС:

- *Резисторно-емкостная (RC) фазосдвигающая положительная обратная связь.*
- *Фазопереворачивающая трансформаторная ПОС.*

По типу активного элемента:

- *Ламповые.*
- *Полупроводниковые (транзисторные).*
- *Интегральные (ИМС).*

11.5.2. Общие сведения о генераторах прямоугольных импульсов

Генераторы прямоугольных импульсов формируют сигналы, по форме близкие к прямоугольным импульсам. Импульсы прямоугольной формы имеют резкие перепады напряжения и тока во время формирования фронта и среза, поэтому их можно отнести к колебаниям релаксационного (импульсного) типа, для которых характерны скачкообразные изменения напряжения и тока.

Основными элементами релаксационного генератора являются накопитель энергии и нелинейный элемент с вольт-амперной характеристикой, имеющей падающий участок, благодаря чему нелинейный элемент приобретает гистерезисные свойства (скачкообразность переходных процессов в электрической цепи).

11.5.3. Самовозбуждающийся мультивибратор

Одним из видов генераторов прямоугольных импульсов является мультивибратор — генератор многих колебаний, т.е. астабильный генератор бесконечного множества импульсов. Мультивибратор относится к импульсным генераторам с резисторно-емкостной (RC) фазосдвигающей положительной обратной связью (ПОС).

Самовозбуждающийся мультивибратор с коллекторно-базовыми связями

Схема самовозбуждающегося мультивибратора на биполярных транзисторах состоит из двух ненасыщенных быстродействующих транзисторных ключей, охваченных емкостной связью (выход пер-

вого ключа соединен с входом второго ключа и выход второго ключа — с входом первого ключа), т.е. в схеме создана кольцевая связь между ключами (рис. 11.55). Транзисторные ключи со смещением фиксированным током базы являются нелинейными элементами, а конденсаторы связи образуют межкаскадную резисторно-емкостную коллекторно-базовую ПОС и являются накопителями энергии в переходных процессах (C1 и R4, C2 и R1). Эти условия при построении схемы обеспечивают самовозбуждения схемы при включении источника питания. Выходы ключей являются выходами схемы.

При условии равенства электрических параметров аналогичных элементов в каждом из ключей и связующих конденсаторов мультивибратор считается симметричным и длительности высокого и низкого уровня сигналов на выходах схемы одинаковы. Если подобные элементы схем ключей или конденсаторы связи различны, то схема несимметрична и длительности высокого и низкого уровня сигнала на выходах не равны.

При включении напряжения $U_К$ на эмиттерных переходах транзисторов ($U_{Э1}$; $U_{Э2}$) создается прямое смещение, равное напряжению источника питания $U_К$ ($U_{Э1} = U_К$; $U_{Э2} = U_К$). Под действием прямого смещения на эмиттерном переходе разрушается потенциальный барьер и инжектируются носители зарядов в базу и накапливаются для экстракции в коллекторном переходе. Часть носителей зарядов рекомбинируются в базах и протекают базовые токи:



Рис. 11.55. Принципиальная схема самовозбуждающегося мультивибратора с коллекторно-базовыми связями

ток $I_{Б1}$ по цепи $+U_К(\perp) \rightarrow VT1_{Э\text{-}Б} \rightarrow R1 \rightarrow -U_К$ и ток $I_{Б2}$ по цепи $+U_К(\perp) \rightarrow VT2_{Э\text{-}Б} \rightarrow R4 \rightarrow -U_К$. На базовых резисторах R1 и R4 создаются падения напряжения U_{R1} и U_{R4} (полярность показана на рис. 11.55). Напряжение с резистора R1 (U_{R1}) создает на коллекторном переходе VT1 обратное смещение, а также прикладывается к RC-цепи на элементах C2 и R3. По законам функционирования RC-цепи в начальный момент времени ($t = 0$) все напряжение падает на резисторе R3 ($U_{R1} = U_{R3}$), которое создает прямое смещение на коллекторном переходе транзистора VT2. Аналогичные процессы происходят и в транзисторном ключе с VT2, т.е. напряжение U_{R4} падает на резисторе R2 ($U_{R2} = U_{R4}$). В симметричной схеме, когда R4 = R1 при $t = 0$, существует равенство $U_{R1} = U_{R2} = U_{R3} = U_{R4}$, т.е. на коллекторных переходах обоих транзисторов напряжения обратного и прямого смещения равны. Это дает возможность говорить об отсутствии смещения, так как напряжение прямого смещения на коллекторном переходе VT1 (U_{R2}) действует встречно с напряжением обратного смещения ($-U_{R1}$), т.е. $-U_{R1} = +U_{R2}$, а для VT2 справедливо равенство $-U_{R4} = +U_{R3}$.

Таким образом, в начальный момент отсутствуют коллекторные токи и идет накопление носителей зарядов в базовых областях транзисторов. По истечении времени, приблизительно равного 5τ, конденсаторы C1 и C2 зарядятся до напряжения соответственно U_{R1} и U_{R2} и в базах транзисторов накопится достаточное число носителей зарядов для экстракции в коллекторных переходах. Увеличенное напряжение на конденсаторах C1 и C2 уменьшает напряжения U_{R2} и U_{R3} на резисторах R2 и R3, что снижает прямое смещение на коллекторных переходах транзисторов. Таким образом, в результате заряда конденсаторов повышается обратное смещение на коллекторных переходах и начинают протекать коллекторные токи транзисторов (транзисторы какое-то время могут находиться в активном режиме).

Однако при этом токи в базовых и коллекторных цепях не равны между собой ($I_{Б1} \neq I_{Б2}$, $I_{К1} \neq I_{К2}$), соответственно и зарядные токи конденсаторов C1 и C2 будут неодинаковыми, так как элементы схемы (транзисторы, резисторы, конденсаторы), изготовленные в пределах действующих допусков, нарушают абсолютную симметрию мультивибратора. Поэтому, в одном из двух ключей в базе транзистора накопится больше носителей зарядов, чем в другом.

Допустим, что в транзисторе VT1 накопилось больше носителей зарядов в базе, чем в VT2, тогда коллекторный ток I_{K1} в транзисторе VT1 начинает нарастать быстрее. Из-за этого увеличится напряжение на резисторе R2 ($U_{R2} = I_{K1}R2$), т.е. потенциал коллектора станет положительным. Напряжение U_{R2} действует на дифференцирующую RC-цепь из элементов C1 и R3 встречно с напряжением на обкладках конденсатора C1 (полярность показана на рис. 11.55), вызывая его разряд (I_{pC1}) по цепи: $+C1 \rightarrow R3 \rightarrow \rightarrow -U_K \rightarrow r_{VT1} \rightarrow +U_K \rightarrow VT1_{Э\text{-}Б\text{-}K} \rightarrow -C1$. В результате протекания тока разряда (I_{pC1} на рис. 11.55 показан штриховой линией) конденсатора C1 увеличивается падение напряжения на базовом резисторе R4 (U_{R4}), что уменьшает прямое смещение на эмиттерном переходе и увеличивает обратное смещение на коллекторном переходе транзистора VT2 ($UЭ2 = U_K - U_{R4}$; $U_{K2} = -U_{R4} + U_{R3}$).

Таким образом, в схеме действует коллекторно-базовая емкостная связь между коллектором VT1 и базой VT2 через RC-цепь из C1 и R4. Так как сигнал связи приводит к дальнейшему закрытию слабо открытого транзистора (активный режим), то связь оказывается положительной (ПОС).

Уменьшение прямого смещения на эмиттерном переходе VT2 снижает инжекцию носителей зарядов в базу, а увеличение напряжения обратного смещения на коллекторном переходе ускоряет рассасывание носителей зарядов из базы в коллектор и ускоряет переход транзистора в режим отсечки, т.е. к закрытию VT2. В закрытом состоянии VT2 потенциал его коллектора равен отрицательному потенциалу источника, т.е. $-U_K$, что увеличивает разность потенциалов на обкладках конденсатора и его подзарядку по цепи: $+U_K \rightarrow VT1_{Э\text{-}Б} \rightarrow C2 \rightarrow R3 \rightarrow -U_K$. По этой цепи также осуществляется коллекторно-базовая резисторно-емкостная ПОС транзистора VT2 с VT1, приводящая к переходу транзистора VT1 в режим насыщения.

В таком состоянии схема мультивибратора не может находиться длительное время, т.е. состояние неустойчивое, его длительность определяется временем разряда конденсатора C1 ($t_{pC1} \approx C2R4$). После разряда конденсатора C1 отсутствует напряжение на базовом резисторе R4 (U_{R4}) и на эмиттерный переход VT2 будет действовать только напряжение источника питания U_K. В этот момент транзистор VT2 откроется и начнет протекать базовый ток, при про-

текании которого с резистора R4 действует напряжение обратного смещения на коллекторный переход ($U_{R4} = I_{Б2}R4$). В этом случае транзистор VT2 открывается и увеличиваются токи $I_{Б2}$ и $I_{К2}$. Ток $I_{Б2}$ создает падение напряжения (U_{R4}) на R4, которое прикладывается к RC-цепи из C1 и R2 и заряжает конденсатор C1. Падение напряжения U_{R3} на коллекторном резисторе R3 вызывает разряд конденсатора C2 через R1, источник напряжения питания $U_К$ и транзистор VT2. Ток разряда конденсатора C2 увеличивает падение напряжения U_{R1} на базовом резисторе R1, и транзистор VT1 закрывается так же, как транзистор VT2 в исходном состоянии. Это еще раз подтверждает ПОС в схеме — передача положительного потенциала с коллектора VT1 на базу VT2.

Таким образом, транзистор VT2 открывается, а VT1 закрывается в результате разряда C2. Потенциал закрытого транзистора VT1 становится отрицательным, что повышает разность потенциалов на обкладках конденсатора и происходит его подзаряд. Схема переходит в новое неустойчивое состояние до полного разряда C2. В последующем будет происходить периодическая смена состояний транзисторов и конденсаторов с образованием на двух выходах схемы мультивибратора импульсов противоположной полярности: положительный импульс на выходе открытого транзистора, отрицательный — на выходе закрытого транзистора.

Процессы, происходящие в цепях симметричного самовозбуждающегося мультивибратора, рассмотрим на диаграммах напряжений (рис. 11.56). В момент включения напряжения (t_0) на базах и коллекторах транзисторов имеется отрицательный потенциал, равный $-U_К$, и начинается инжекция в эмиттерных переходах. В момент времени t_0—t_1 потенциалы базы и коллектора транзисторов VT1 и VT2 становятся положительными по сравнению с первоначальным моментом времени t_0, что ведет к накоплению носителей зарядов в базах. Такое состояние неустойчиво, так как нет элементов схем с абсолютно одинаковыми параметрами. Допустим, что базовый ток VT1 больше базового тока VT2, что указывает на более интенсивное нарастание положительного потенциала на базе VT1 (t_0—t_2 на рис. 11.56, *а* и *б*). Нарастающий положительный потенциал базы VT1 через цепь связи C2 и R3 передается на коллектор VT2, замедляя нарастание тока коллектора VT2 и положительного потенциала на коллекторе и базе (t_0—t_1 на рис. 11.56, *в*, *г*). В момент



Рис. 11.56. Временны́е диаграммы напряжений в схеме симметричного самовозбуждающегося мультивибратора

времени t_1 транзистор VT1 скачком переходит в режим насыщения, а VT2 — в режиме отсечки, и прекращается активный режим работы ключевых схем. Это состояние соответствует открытому транзистору VT1 и закрытому VT2. За счет открытого состояния транзистора VT1 происходит подзаряд конденсатора C2. Цепь заряда конденсатора C2: $+U_К \rightarrow$ $\rightarrow$ $VT1_{Э\text{-}Б} \rightarrow C2 \rightarrow R3 \rightarrow -U_К$.

Падение напряжения на открытом транзисторе VT1 в режиме насыщения составляет около 0,3 В, поэтому при полностью открытом транзисторе VT1 потенциал на его коллекторе равен $U_{К1} = -0{,}3$ В (рис. 11.56, *б*). Так как транзистор VT1 открылся, то на левой обкладке конденсатора C1 зафиксируется положительный потенциал, который вызовет разряд конденсатора C1 (цепь разряда написана выше). К базовому резистору R4 приложена сумма двух напряжений — напряжения источника $U_К$ и напряжения на конденсаторе C2, приблизительно равное $U_К$, т.е. действует удвоенное напряжение ($\approx 2U_К$). На базе транзистора VT2 действует скачок напряжения $U_{Б2}$ от 0 до $+U_К$, как результат падения напряжения на резисторе R4 при прохождении тока разряда $I_{рC1}$. В течение времени t_1—t_3 разряда конденсатора C1 на базу транзистора VT2 подается положительный потенциал, потенциал базы оказывается выше потенциала эмиттера, транзистор VT2 закрыт и ток базы ($I_{Б2}$) равен нулю.

В это же время происходит заряд конденсатора C2 через открытый транзистор VT1, и потенциал базы VT1 приблизительно равен нулю ($\varphi_{Б1} \approx +U_К$), так как $+U_К$ в отрицательной логике является нулевым потенциалом. На выходе 2 в интервале времени t_1—t_3

образуется импульс отрицательной полярности (рис. 11.56, *г*). Напряжение на этом выходе изменяется по экспоненте, время действия которой определяется по формуле ($5\tau_з = 5C2R3$), где $\tau_з$ — время заряда конденсатора, а затем становится равным $U_К$. Активная длительность импульса определяется на уровне 0,5 от максимальной амплитуды по формуле $t_{иА} = 0{,}7C2R1$. На коллекторе открытого транзистора в интервале времени $t_1—t_3$ (выход 1) поддерживается нулевой потенциал, т.е. формируется положительный (нулевой) импульс (рис. 11.56, *б*). Ток в цепи базы открытого транзистора VT1 состоит из двух слагаемых: постоянного тока базы $I_{Б1} = U_К/R1$ в течение полупериода $t_1—t_3$ и изменяющегося по экспоненциальному закону зарядного тока $I_{зС2}$ конденсатора С2. В результате разряда конденсатора С1 потенциал базы транзистора VT2 в момент времени $t_з$ станет равным нулю (см. рис. 11.56, *в*). Этого достаточно, чтобы открылся транзистор VT2 и появился ток базы $I_{Б2}$, а затем и ток коллектора $I_{К2}$. В результате потенциал коллектора VT2 скачком увеличивается приблизительно до нуля и становится положительным с допуском падения напряжения на открытом транзисторе, равным ≈ 0,3 В. Положительный (нулевой) потенциал на коллекторе открытого транзистора VT2 (за счет падения напряжения на резисторе R3) вызывает разряд конденсатора С2 и скачок напряжения $U_{Б1}$ от нуля до $+U_К$ на базе VT1 (см. рис. 11.56, *а*), в результате чего ток базы ($I_{Б1}$) уменьшается. Все процессы для второго полупериода работы мультивибратора аналогичны процессам первого полупериода. Следует только отметить, что в интервале времени $t_3—t_5$ изменилась полярность сигналов на выходах: положительный потенциал на выходе 2 (коллектор VT2) (см. рис. 11.56, *г*) и отрицательный на выходе 1 (см. рис. 11.56, *б*).

В результате на выходах мультивибратора появляется непрерывная серия импульсов, имеющих противоположную полярность в один момент времени в зависимости от выхода. Длительности импульсов $t_{и1}$ и $t_{и2}$ определяются временем перезаряда конденсаторов С1 и С2 и практически равны

$$t_{и1} \approx 0{,}7C2R1 \text{ и } t_{и2} \approx 0{,}7C1R4.$$

Тогда период колебаний равен $T \approx 0{,}7(C2R1 + C1R4)$. В симметричном мультивибраторе при С1 = С2 и RБ = R1 = R4 длительности полупериодов одинаковы. Для положительных импуль-

сов на одном из выходов мультивибратора интервал (паузу) можно считать отрицательным импульсом, т.е. интервал для положительных импульсов является отрицательным импульсом, и наоборот, т.е. для отрицательных импульсов интервал можно считать положительным импульсом. В момент действия положительного импульса на одном выходе мультивибратора отрицательный импульс действует на другом выходе. Если схема несимметрична, то период следования импульсов определяется по формуле $T = 1{,}4R_{\text{Б}}\text{C}$, а скважность равна $Q = 2$.

Основной недостаток самовозбуждающегося мультивибратора состоит в том, что фронты выходных импульсов напряжения имеют существенную нелинейность, связанную с зарядом и разрядом конденсаторов. Для отрицательных импульсов нелинейным является передний фронт импульса, а для положительных — задний фронт импульса, что не обеспечивает строго прямоугольной формы импульсов напряжения на выходах схемы. В этом случае активная длительность импульса ($t_{\text{иА}}$) и паузы ($t_{\text{пА}}$), измеренные на уровне $0{,}5U_{\text{К}}$, не равны в схеме симметричного мультивибратора (рис. 11.56, *б*). Для получения прямоугольных импульсов в схеме самовозбуждающегося мультивибратора необходимо отделить выходы схемы от RC-цепей.

Самовозбуждающийся мультивибратор с коллекторно-базовыми связями и улучшенной формой импульсов

Для улучшения формы генерируемых импульсов в мультивибраторах, т.е. получения импульсов прямоугольной формы, применяют отсекающие, или развязывающие, цепи, выполненные на диодных ключах.

Принципиальная схема мультивибратора с улучшенной формой выходных импульсов представлена на рис. 11.57. Цепи заряда конденсаторов C1 и C2 с помощью диодных ключевых схем отсечены (изолированы) от коллектора транзистора — выхода схемы. Конденсатор C1 отделен от коллектора транзистора VT1 диодным ключом на элементах VD1 и R5, где R5 образует новую цепь заряда конденсатора, ранее проходившую через R2. Для конденсатора C2 служит диодный ключ из элементов VD2 и R6.

Принцип действия схемы с развязывающими цепями аналогичен принципу работы схемы, рассмотренной на рис. 11.55. Так же, как и в предыдущей схеме, в начальный момент времени, когда на



Рис. 11.57. Принципиальная схема самовозбуждающегося мультивибратора с коллекторно-базовыми связями и развязывающими диодами для улучшения формы выходных импульсов

эмиттерные переходы подано напряжение прямого смещения, равное $U_К$, текут базовые токи $I_{Б1}$ и $I_{Б2}$. Благодаря им создается падение напряжения на базовых резисторах U_{R1} и U_{R4}, которое создает обратное смещение на коллекторных переходах транзисторов и действует на RC-цепи, состоящие из элементов C2, R6, C1, R5. По законам функционирования RC-цепей в начальный момент времени все напряжение падает на резисторах R6 и R5. Напряжение на резисторах R6 и R5 действует как обратное смещение на диоды VD1 и VD2, что приводит к их закрытию и отключению коллекторов транзисторов от RC-цепей. В результате отсутствует напряжение на коллекторных резисторах R2 и R3 и на коллекторном переходе транзисторов не создается прямое смещение, которое создавалось в схеме без отсекающих диодов (см. рис. 11.55).

Таким образом, в схеме с развязывающими цепями на коллекторных переходах в начальный момент при включении напряжения источника питания действует только напряжение обратного смещения на коллекторные переходы транзисторов, что ускоряет экстракцию при достаточном накоплении носителей зарядов в базе транзисторов. В дальнейшем напряжения с базовых резисторов R1 и R4 поступают на конденсаторы, т.е. происходит их заряд.

Предположим, что в базе VT1 накопилось достаточно носителей зарядов для экстракции, что способствует протеканию коллек-

торного тока в транзисторе. Скорость нарастания тока I_{K1} велика, так как существует только напряжение обратного смещения, не зависящее от заряда конденсатора C1. Коллекторный ток I_{K1} создает падение напряжения U_{R2} на коллекторном резисторе R2, которое прикладывается через диод VD1 к RC-цепи, состоящей из элементов C1 и R5, и создает условия для разряда конденсатора C1. Одновременно с этим происходит подзаряд конденсатора C2 через резистор R6, а не через коллекторный резистор R3, что исключает прямое смещение на коллекторном переходе VT2. Ток разряда C1 увеличивает обратное смещение на коллекторном переходе U_{R4} транзистора VT2 и уменьшает прямое смещение на эмиттерном переходе этого транзистора. Из-за отсутствия напряжения на коллекторном резисторе R3 коллекторный переход транзистора VT2 находится только под обратным смещением, что также ускоряет закрытие транзистора VT2. Время закрытия транзистора VT2 также не зависит от времени заряда конденсатора C2, цепь которого отключена диодным ключом на VD2.

Следовательно, длительность переднего фронта положительного импульса (t_1—t_2 на рис. 11.56, *г*) уменьшается практически мгновенно, что позволяет считать импульс по переднему фронту прямоугольным (длительность переднего фронта равна нулю, показана на рис. 11.56, *г* штрихами), так как процесс закрытия VT2 не зависит от заряда конденсатора C2, т.е. ток не проходит через коллекторную цепь транзистора. Аналогично работает и диодный ключ VD1 при заряде конденсатора C1.

На скорость открытия транзистора влияет то, что при открытии транзистора, предположим VT1, коллекторный ток I_{K1} протекает через параллельно включенные резисторы: коллекторный R2 и ключевой R5. При параллельном соединении резисторов резко снижается общее сопротивление цепи и возрастает коллекторный ток. Резкое возрастание коллекторного тока I_{K1} также вызывает скачок (возрастание) потенциала коллектора открытого и скачок (уменьшение) потенциала закрытого транзистора по цепи емкостной связи.

11.5.4. Мультивибратор в ждущем режиме

Мультивибратор, работающий в ждущем режиме, называют ждущим мультивибратором, или одновибратором. Одновибратор имеет одно устойчивое состояние и обеспечивает генерирование пря-

моугольных импульсов при подаче на вход схемы коротких запускающих импульсов.

Существует большое число схем мультивибраторов, работающих в ждущем режиме. Для построения ждущего мультивибратора необходимо выполнить условие — при включении напряжения питания схемы всегда один и тот же транзисторный ключ должен быть открыт, а другой закрыт. Это обеспечивается различными межкаскадными связями между транзисторными ключами и способами подачи напряжения смещения на переходы транзисторов.

На рис. 11.58 представлена схема ждущего мультивибратора (одновибратора) с коллекторно-базовыми связями.

Одна ветвь положительной обратной коллекторно-базовой связи — резисторно-емкостная — образована конденсатором C1 и резистором R3, а другая — резисторная — образована резистором R4. Способ смещения в транзисторе VT2 с резисторно-емкостной связью — фиксированным током базы через резистор R3, а в транзисторе VT1 с резисторной связью — фиксированным напряжением делителя на резисторах R2, R4 и R5.

При включении напряжения источника питания открывается транзистор VT2 со смещением фиксированным током базы. В цепи базы VT2 протекает базовый ток $I_{Б2}$ по цепи: $+U_К \rightarrow$ VT2 $\rightarrow$ $\rightarrow$ R3 $\rightarrow -U_К$. Падение напряжения U_{R3} на базовом резисторе R3



Рис. 11.58. Принципиальная схема ждущего мультивибратора (одновибратора) с коллекторной положительной обратной связью

создает обратное смещение на коллекторном переходе транзистора VT2 и создает условие для протекания коллекторного тока $I_{К2}$. Одновременно напряжение U_{R3} прикладывается к RC-цепи из конденсатора C1 и резистора R1. По закону функционирования RC-цепи в начальный момент времени ($t = 0$) все напряжение падает на резисторе, т.е. на R1 ($U_{R1} = U_{вх}e^{-t/\tau} \approx U_{R3}$).

Исследуем напряжения на эмиттерных и коллекторных переходах транзисторов VT1 и VT2 в начальный момент времени при включении по формулам

$$U_{Э2} = U_К;\ U_{К2} = -U_{R3};\ U_{Э1} = U_{R5};\ U_{К1} = -U_{R4} - U_{R2} + U_{R1},$$

где знак «минус» указывает на обратное смещение, а «плюс» — на прямое.

Из формул видно, что напряжение на эмиттерном переходе VT2 значительно больше, чем на эмиттерном переходе в транзисторе VT1, а это способствует ускорению инжекции. Напряжение обратного смещения на коллекторном переходе VT1 частично компенсируется напряжением прямого смещения (U_{R1}), подаваемым с резистора R1. В результате транзистор VT2 переходит в режим насыщения. Коллекторный ток $I_{К2}$ создает падение напряжения (U_{R2}) на резисторе R2, ускоряя по цепи обратной связи через резистор R4 рассасывание носителей зарядов из базовой области транзистора VT1 и переводит его в режим отсечки. Одновременно с этим в режиме насыщения малое дифференциальное сопротивление транзистора $VT2_{(ЭК)}$ шунтирует резисторы делителя R5 и R4, исключая протекание тока делителя и подачу смещения на эмиттерный переход транзистора VT1 (U_{R5}).

Конденсатор C1 при открытии транзистора VT2 заряжается базовым током $I_{Б2}$ приблизительно до величины напряжения $U_К$, а потенциал коллектора транзистора VT1 при этом становится отрицательным. Время заряда конденсатора C1 определяется параметрами RC-цепи и приблизительно равно $\tau_з \approx 5C1R1$. В таком состоянии мультивибратор остается до подачи управляющего сигнала, при этом на выходе 1 — отрицательный потенциал, а на выходе 2 — положительный.

Состояние мультивибратора изменяется при подаче короткого импульса с нулевым начальным уровнем. Положительный импульс запуска (управления) необходимо подавать на вход открытого транзисторного ключа, а отрицательный — на вход закрытого

ключа (это характерно для транзисторов структуры *p-n-p*). В схемах на транзисторах структуры *n-p-n* (рис. 11.58) управляющие импульсы имеют противоположную полярность. Наиболее часто управляющие импульсы подаются на вход открытого транзисторного ключа, в данной схеме на вход ключа на транзисторе VT2 (вход 2), т.е. положительные импульсы.

Рассмотрим работу схемы (рис. 11.58) при управлении мультивибратором по временны́м диаграммам напряжения, приведенным на рис. 11.59. В момент времени t_1 на входе транзистора VT2 (вход 2) короткий импульс положительной полярности (рис. 11.59, *а*) поступает на вход 2, увеличивая положительный потенциал на базе VT2 (рис. 11.59, *г*) приблизительно до значения $U_{вх2}$. На эмиттерном переходе транзистора VT2 создается напряжение обратного смещения, которое снижает инжекцию в эмиттерном переходе и коллекторный ток транзистора VT2 ($I_{К2}$). При этом увеличивается дифференциальное сопротивление транзистора VT2 в точках а—б, которое уменьшает шунтирование резисторов R5 и R4 делителя напряжения. Возрастающий ток делителя напряжения ($I_д$) увеличивает падение напряжения (U_{R5}) на резисторе R5, что ведет к восстановлению инжекции в эмиттерном переходе транзистора VT1 и увеличению коллекторного тока $I_{К1}$. Входной импульс (рис. 11.59, *а*) действует очень кратковременно и не определяет дальнейшие процессы в схеме, т.е. входной управляющий импульс может быть отключен от входа 2. Таким образом, в результате действия входного импульса транзистор VT1 пере-



Рис. 11.59. Временны́е диаграммы напряжений в схеме несимметричного мультивибратора при управлении по входу открытого ключа

ходит в режим насыщения, а VT2 — в режим отсечки. Потенциал коллектора открытого транзистора VT1 становится более положительным (рис. 11.59, *в*) и воздействие его на отрицательно заряженную обкладку конденсатора C1 ведет к разряду конденсатора. Конденсатор C1 разряжается по цепи: $+C1 \rightarrow R3 \rightarrow -U_K \rightarrow r_0 \rightarrow$ $\rightarrow +U_K \rightarrow VT1_{(Э\text{-}Б\text{-}К)} \rightarrow -C1$. В начальный момент времени (t_1) падение напряжения на базовом резисторе R3 равно напряжению заряженного конденсатора C1 (рис. 11.59, *г*) и больше, чем напряжение входного сигнала, это еще раз доказывает, что входной сигнал не определяет дальнейшие процессы в схеме, а служит только для ее запуска. Падение напряжения U_{R3} на базовом резисторе R3 изменяется по экспоненциальному закону в интервале времени $t_1—t_2$ (рис. 11.59, *г*), равном времени разряда конденсатора $\tau_p \approx 5C1R3$ и больше, чем длительность входного импульса $t_{вх}$. В течение времени разряда конденсатора транзистор VT2 будет поддерживаться в закрытом состоянии (временно устойчивое состояние) и на его выходе (рис. 11.59, *д*) будет отрицательный потенциал. По окончании разряда конденсатора (момент t_2 на рис. 11.59, *г*) на эмиттерном переходе транзистора создается прямое смещение (в соответствии с исходным состоянием мультивибратора) и открывается транзистор VT2, а транзистор VT1 закрывается, т.е. одновибратор переключается опять в первоначальное длительно устойчивое состояние. На выходе закрытого транзистора VT1 будет отрицательный потенциал (рис. 11.59, *в*), характерный для мультивибратора с экспоненциальным срезом, длительность которого ($t_2—t_3$) составляет $5C1R1$ и амплитудой, близкой к U_K. Активная длительность ($t_1—t_2$) генерируемого импульса на выходе 2 определяется как $t_и = 0{,}7C1R3$.

Новый запускающий импульс может быть подан на вход только после полного заряда конденсатора C1, т.е. когда одновибратор восстанавливается в первоначальное состояние (момент t_3 на рис. 11.59, *в*). При нарушении этого условия заряд конденсатора окажется неполным и длительность выходного импульса ($t_и$) будет меньше расчетной длительности.

Предельная частота следования запускающих (входных) импульсов $f_p = 1/T_p$ называется разрешающей способностью одновибратора. Схему мультивибратора-одновибратора можно использовать в качестве формирователя импульсов по длительности ($t_{вх}$ не влияет на $t_и$).

Рассмотрим схему ждущего мультивибратора (одновибратора) с эмиттерной связью (рис. 11.60). В ждущем мультивибраторе с эмиттерной связью на транзисторе VT1 смещение создается фиксированным напряжением делителя на резисторах R1 и R5, а на транзисторе VT2 — фиксированным током базы через базовый резистор R4. В отличие от схемы с коллекторно-базовыми связями (см. рис. 11.58), резисторная коллекторно-базовая связь выхода быстродействующего ключа (транзистор VT2) с входом медленнодействующего (транзистор VT1) заменена эмиттерной связью на резисторе R6.

Как и в предыдущей схеме (см. рис. 11.58), в первоначальный момент включения напряжения быстрее открывается транзистор VT2. Протекающий эмиттерный ток $I_{Э2}$ создает падение напряжения на резисторе R6, равное $U_{R6} = I_{Э2}R6$, которое уменьшает прямое смещение на эмиттерном переходе транзистора VT1 ($U_{Э1} = U_{R5} - U_{R6}$) и инжекцию зарядов в базу. Одновременно с этим падение напряжения на базовом резисторе R4 (U_{R4}) прикладывается к RC-цепи C1R2 и в начальный момент времени полностью падает на коллекторном резисторе R2, создавая прямое смещение на коллекторном переходе транзистора VT1. Это препятствует экстракции носителей зарядов в коллекторном переходе транзистора VT1, т.е. его открытию. В результате транзистор VT1 переходит



Рис. 11.60. Принципиальная схема ждущего мультивибратора (одновибратора) с эмиттерной связью

в режим отсечки, а конденсатор C1 постепенно заряжается до напряжения $U_{C1} \approx U_K - U_{Э2}$.

Схема запускается подачей управляющего импульса на вход 1 (базовый запуск) закрытого транзисторного ключа или на вход 2 (коллекторный запуск) закрытого транзисторного ключа, что равнозначно входу открытого транзисторного ключа через RC-цепь C1R4.

Базовый запуск (вход 1) осуществляется через непосредственный вход включения на базу закрытого транзистора, а коллекторный запуск — через последовательный диодный ключ-ограничитель (R7VD1) и RC-цепь C1R4.

Диодный ключ-ограничитель не допускает управление отрицательным импульсом, который может вывести закрытый ключ на транзисторе VT1 в режим глубокой отсечки, что увеличит время дальнейшего управления положительным импульсом.

При подаче на вход 1 входного импульса ($U_{вх}$) отрицательной полярности с амплитудой больше, чем $U_{Э1}$ ($U_{вх} > U_{Э1}$), транзистор VT1 начнет открываться. На его коллекторе появится положительный потенциал от падения напряжения на резисторе R2 (U_{R2}), которое воздействует на RC-цепь C1R4, вызывая разряд конденсатора по цепи: $+C1 \rightarrow R4 \rightarrow -U_K \rightarrow r_0 \rightarrow +U_K \rightarrow R6 \rightarrow VT1_{(Э\text{-}Б\text{-}К)} \rightarrow -C1$. Разрядный ток конденсатора увеличивает падение напряжения U_{R4} на базовом резисторе R4 и уменьшает напряжение прямого смещения на эмиттерном переходе транзистора VT2 ($UЭ2 = U_K - U_{R4}$). Это приводит к закрытию транзистора на время разряда конденсатора. В результате уменьшаются эмиттерный ток транзистора VT2 и падение напряжения на резисторе эмиттерной связи R6 (U_{R6}), что увеличивает напряжение прямого смещения на эмиттерном переходе транзистора VT1 ($U_{Э1} = U_{R5} - U_{R6}$). При этом транзистор VT1 переходит в режим насыщения (открытия).

Коллекторный ток транзистора VT1 (I_{K1}) увеличивает падение напряжения на коллекторном резисторе R2 (U_{R2}), который воздействует на RC-цепь с разряженным конденсатором C1 (R4C1). При этом все напряжение U_{R2} падает на резисторе RC-цепи ($U_{R4} = U_{R2}e^{-t/\tau}$ при $t = 0$, $U_{R4} = U_{R2}$), что уменьшает прямое смещение на эмиттерном переходе транзистора VT2 и переводит его в режим отсечки. Таким образом, схема переходит в новый режим неустойчивого равновесия, когда транзистор VT1 переходит в состоя-

ние насыщения, а транзистор VT2 — в режиме отсечки. Время неустойчивого состояния определяется временем разряда конденсатора.

К концу времени разряда конденсатора C1 потенциал на базе транзистора VT2 снижается, что способствует открытию транзистора, т.е. начинается переходный процесс, в результате которого мультивибратор примет исходное состояние так же как в схеме с коллекторно-базовыми связями (см. рис. 11.58). Новый запускающий импульс, как и в предыдущей схеме, может быть подан на вход схемы только после нового полного заряда конденсатора C1 и установившихся значений токов и напряжений в схеме.

В процессе опрокидывания схемы на выходе формируется отрицательный импульс, длительность которого можно регулировать базовым резистором R4.

Наряду с базовым запуском в ждущих мультивибраторах с эмиттерной связью может применяться коллекторный запуск. При коллекторном запуске (вход 2) управление осуществляется также положительным импульсом ($+U_{\text{у}}$), о чем было сказано выше. Управляющий импульс воздействует на заряженный конденсатор по цепям: 1-я цепь для положительного потенциала: $+U_{\text{у}} \rightarrow$ вх. 2 $\rightarrow$ VD1 $\rightarrow$ $\rightarrow -$C1; и 2-я цепь для отрицательного потенциала: $-U_{\text{у}} \rightarrow +U_{\text{К}} \rightarrow$ $\rightarrow r_0 \rightarrow -U_{\text{К}} \rightarrow$ R4 $\rightarrow -$C1, создавая напряжение противоположной полярности на обкладках заряженного конденсатора. В результате начинается разряд конденсатора по цепи: +C1 $\rightarrow$ R4 $\rightarrow -U_{\text{К}} \rightarrow$ $\rightarrow r_0 \rightarrow +U_{\text{К}} \rightarrow -U_{\text{у}} \rightarrow r_{0\text{у}} \rightarrow +U_{\text{у}} \rightarrow$ VD1 $\rightarrow -$C1, что приводит к закрытию транзистора VT2, уменьшению падения напряжения на резисторе эмиттерной связи R6 и открытию транзистора VT1.

11.5.5. Блокинг-генератор

Общие сведения

Наряду с мультивибраторами, предназначенными для формирования прямоугольных импульсов, применяется также другой класс релаксационных генераторов — так называемые блокинг-генераторы.

Блокинг-генератор — это генератор мощных импульсов весьма малой длительности импульса ($t_{\text{и}}$), от 1 мкс и ниже, с большим периодом повторения следования $T_{\text{и}}$ и относительно большой скважностью Q.

Мощность импульса определяется по формуле

$$P_{\text{и}} = \frac{P_{\text{ср}} T_{\text{и}}}{t_{\text{и}}},$$

где $P_{\text{ср}}$ — средняя потребляемая мощность в схеме за период следования. Из формулы видно, что чем больше период следования ($T_{\text{и}}$) и меньше длительность импульса ($t_{\text{и}}$), тем больше мощность импульса ($P_{\text{и}}$).

Концентрация энергии в блокинг-генераторе, т.е. задержка, необходима для того, чтобы процессы в схеме происходили лавинообразно. При лавинообразных процессах формируются более крутые фронты импульсов за счет уменьшения времени переходных процессов, что укорачивает длительность всего импульса.

Блокинг-генераторы, так же как и мультивибраторы, могут работать в трех режимах: автоколебательном, ждущем и режиме синхронизации. Применяются блокинг-генераторы в качестве генераторов импульсов, формирователей импульсов, а также основных элементов сравнивающих устройств. Общий принцип получения мощного импульса (большой амплитуды и малой длительности) может быть реализован с помощью усилителя мощности. Для этого достаточно построить усилитель тока с трансформаторным выходом для усиления напряжения. В блокинг-генераторе применяют импульсные трансформаторы с ненасыщением трансформатора или с сердечником с прямоугольной петлей гистерезиса. Для задания временно́го параметра в схему усилителя необходимо ввести формирующую RC- или RL-цепь в цепь положительной обратной связи через трансформаторный выход. RC- и RL-цепи определяют время нахождения усилителя в одном из ключевых (импульсных) режимов работы усилителя — насыщения или отсечки. Наиболее часто используются RC-цепи, поэтому в начале рассмотрим построение блокинг-генератора с RC-цепями.

Принцип построения и работы схемы автоколебательного (самовозбуждающегося) блокинг-генератора

Схема блокинг-генератора (рис. 11.61) представляет собой транзисторный ключ на биполярном транзисторе, включенном по схеме с общим эмиттером (ОЭ), с глубокой положительной обратной связью, осуществляемой импульсным трехобмоточным трансформатором, т.е. с трансформаторной связью. Обмотка w_1 включена в цепь коллекторной нагрузки транзистора VT, w_2 — обмотка обратной



Рис. 11.61. Схема автоколебательного (самовозбуждающегося) быстродействующего блокинг-генератора

связи и w_3 — выходная обмотка. Коллекторная нагрузка в виде первичной обмотки (w_1) трансформатора обладает минимальным сопротивлением по постоянному току, что обеспечивает максимальный коллекторный ток. Коллекторная w_1 и базовая w_2 обмотки включаются так, чтобы обеспечить положительную обратную связь (ПОС). Положительная обратная связь (ПОС) проявляется в том, что при нарастании тока в первичной (коллекторной) обмотке трансформатора за счет коллекторного тока ($I_К$) транзистора во вторичной (базовой) обмотке наводится ЭДС такой полярности, которая действует как прямое смещение на эмиттерном переходе транзистора, и наоборот, при снижении тока $I_К$ — как обратное смещение. Такая связь реализуется путем соответствующего подключения начала обмоток трансформатора (на рис. 11.61 начала обмоток показаны точками).

Напряжение обратной связи с обмотки w_2 передается во входную цепь транзисторного ключа через емкостную связь (конденсатор С). В схеме транзисторного ключа базовый резистор (R) создает смещение фиксированным током базы через обмотку обратной связи (w_2). В результате такого соединения в базовой цепи создается RC-цепь, которая является времязамедляющей (интегрирующей) и определяет частоту следования и длительность импульсов.

При включении источника питания ($U_К$) напряжение прикладывается к RC-цепи. Согласно закону коммутации ($U_R = U_К e^{-t/\tau}$)

в первоначальный момент времени ($t = 0$) все напряжение падает на резисторе ($U_R = U_K$). Напряжение с базового резистора (R) подается на коллекторный переход транзистора, создавая обратное смещение на коллекторном переходе. Однако отсутствие смещения на эмиттерном переходе приводит к тому, что экстракция в коллекторном переходе отсутствует и транзистор остается в закрытом состоянии. Таким образом, в момент времени t_0 (рис. 11.62) потенциал коллектора равен $-U_K$, напряжение на конденсаторе равно нулю ($U_C = 0$), напряжение в нагрузке равно нулю ($U_н = 0$) и ток $i_K = 0$.

В интервале времени t_0–t_1 (рис. 11.62), приблизительно равном $t = 5\tau$ ($\tau = 0{,}7RC$), конденсатор зарядится, т.е. все напряжение источника питания выделяется на конденсаторе ($U_C = U_K(1 - e^{-t/\tau})$, полярность на конденсаторе показана без скобок на рис. 11.61). Напряжение на базовом резисторе R в этот момент равно нулю. Поэтому через базовый резистор на базу транзистора от клеммы источника питания $-U_K$ прикладывается отрицательный потенциал и на эмиттерном переходе создается прямое смещение. В эмиттерном переходе разрушается потенциальный барьер, происходит инжекция и начинает протекать базовый ток по цепи: $+U_K \rightarrow VT_{Э\text{-}Б} \rightarrow \rightarrow w_2 \rightarrow R \rightarrow -U_K$. На базовом резисторе создается падение напряжение $U_R = I_Б R$, которое через обмотки w_1 и w_2 прикладывается к коллекторному переходу транзистора, создавая обратное смещение для экстракции. В результате в эмиттерном переходе происходит инжекция, а в коллекторном переходе — экстракция, в транзисторе протекает коллекторный ток через обмотку w_1, который повы-



Рис. 11.62. Временны́е диаграммы напряжений в схеме автоколебательного (самовозбуждающегося) блокинг-генератора

шает потенциал коллектора транзистора до $+U_К$ (на рис. 11.62, *а*, интервал t_1–t_2). Так как коллекторный ток нарастает, в сердечнике трансформатора наводится нарастающий магнитный поток, который в обмотках трансформатора создает нарастающую ЭДС — в обмотках w_2 и w_3 — ЭДС взаимоиндукции, а в обмотке w_1 — ЭДС самоиндукции (противоЭДС). ПротивоЭДС в обмотке w_1 (полярность указана на рис. 11.61 без скобок) препятствует нарастанию коллекторного тока (на рис. 11.62, *г*, интервал t_1–t_2). Наведенная ЭДС в обмотке w_2 ПОС (мгновенное значение полярности показано без скобок на рис. 11.61) полярности, противоположной его заряду (на рис. 11.61 полярность ЭДС, действующей на конденсатор, показана без скобок), приложена к конденсатору и вызывает его разряд (на рис. 11.62, *б*, интервал t_1–t_2) через эмиттерный переход транзистора по цепи: $+С1 \rightarrow VT_{Э\text{-}Б} \rightarrow w_2 \rightarrow -С$. В результате на эмиттерном переходе транзистора увеличивается прямое смещение и нарастает коллекторный ток, компесируя действие противоЭДС. Этот процесс способствует преодолению противоЭДС в коллекторной (w_1) обмотке и увеличению ЭДС взаимоиндукции в обмотках w_2 и w_3. Увеличение ЭДС в обмотке ПОС (w_2) способствует ускорению разряда конденсатора.

В результате в схеме происходит ускоренный процесс открытия транзистора, который сопровождается взаимным увеличением базового и коллекторного токов за счет глубокой положительной обратной связи (ПОС). Нарастание коллекторного тока (на рис. 11.62, *г*, интервал t_1–t_2) происходит по экспоненциальному закону (диаграмма тока вогнутая). Этот процесс называется процессом регенерации, или прямым блокинг-процессом. Одновременно в выходной обмотке трансформатора (w_3) нарастает выходное напряжение (на рис. 11.62, *в*, интервал t_1–t_2) приблизительно до напряжения источника питания $U_К$ при коэффициенте трансформации, равном единице. Прямой блокинг-процесс в работе схемы завершается при переходе транзистора в режим насыщения.

В режиме насыщения транзистор не обладает усилительными свойствами, т.е. нарушаются условия самовозбуждение схемы. Ток базы перестает управлять током коллектора, так как коллекторный ток не изменяется (стабильный), и в результате не наводится ЭДС в обмотке w_2, т.е. прекращается действие ПОС. При этом необходимо учесть, что конденсатор полностью разряжен (t_2) и отсутст-

вует прямое смещение на эмиттерном переходе транзистора. Из-за прекращения действия ПОС ток коллектора и наводимая ЭДС в обмотке ПОС уменьшаются. Уменьшение ЭДС в обмотке обратной связи ведет вновь к возрастанию базового тока в цепи $+U_К \rightarrow VT_{Э\text{-}Б} \rightarrow R \rightarrow -U_К$. Напряжение с базового резистора (R) и напряжение с обмотки обратной связи ($U_{ос}$) перезаряжают конденсатор (полярность конденсатора показана на рис. 11.61 без скобок). Нарастающий базовый ток наводит в обмотке w_1 ЭДС взаимоиндукции (полярность ЭДС на рис. 11.61 показана в скобках), благодаря которой транзистор поддерживается в режиме насыщения, так как ЭДС действует согласованно с коллекторным током ($i_К$).

Протекание базового тока по обмотке ПОС (w_2) в ней создает противоЭДС, препятствующую нарастанию базового тока. В результате базовый ток нарастает с задержкой, которая определяет время нахождения транзистора в режиме насыщения. Это время очень незначительно, поэтому выходной ($U_н$) импульс имеет малую длительность ($t_и$). Это время определяет длительность выходного сигнала (интервал t_2—t_3 на рис. 11.62, *в*).

В интервале времени t_2—t_3 (см. рис. 11.62) потенциал коллектора и выходное напряжение $U_н$ практически стабильны за счет ЭДС взаимоиндукции в обмотке w_1 от протекания нарастающего базового тока. При достижении базовым током режима насыщения в момент времени t_3 прекращается нарастание базового тока, т.е. ток становится стабильным, как и коллекторный ток, что исключает наведение ЭДС в обмотках трансформатора. В результате в цепи обратной связи (обмотка w_2) на конденсатор не действует напряжение обратной связи $U_{ос}$ и конденсатор, находясь в замкнутой электрической цепи, начинает разряжаться по двум цепям: 1-я цепь действует как напряжение обратного смещения на эмиттерный переход транзистора: $+C \rightarrow w_2 \rightarrow VT_{Б\text{-}Э} \rightarrow -C$, 2-я цепь: $+C \rightarrow R \rightarrow U_К(r_0) \rightarrow -C$. При разряде конденсатора на эмиттерном переходе создается обратное смещение, из-за которого прекращается инжекция и закрывается транзистор, а разряд на базовый резистор (R) создает падение напряжение U_R, действующее как обратное смещение на коллекторный переход транзистора. Увеличение обратного смещения на коллекторном переходе при прекращении инжекции в эмиттерном переходе ускоряет рассасывание носителей зарядов из базовой области транзистора и переход транзистра в режим отсечки.

Во время перехода транзистора из режима насыщения в режим отсечки уменьшается коллекторный ток и наводится ЭДС взаимоиндукции (полярность ЭДС на рис. 11.61 показана в скобках) в обмотке ПОС (w_2) противоположной полярности, что способствует ускоренному разряду конденсатора.

Такой лавинообразный процесс, приводящий к закрытию транзистора, называют обратным блокинг-процессом. Этот блокинг-процесс протекает при взаимном уменьшении токов коллектора и базы и заканчивается запиранием транзистора (интервал t_3—t_4 на рис. 11.62). Длительность обратного блокинг-процесса определяет время среза заднего фронта импульса на выходе блокинг-генератора (рис. 11.62, *в*).

Процессы, протекающие в схеме после запирания транзистора в момент времени t_4—t_5 (рис. 11.62), связаны с полным разрядом и перезарядом конденсатора и рассеиванием энергии, накопленной в магнитном поле трансформатора, и в дальнейшем повторяются.

При запирании транзистора и уменьшении коллекторного тока ($I_К$) в коллекторной обмотке (w_1) возникает противоЭДС (U_μ), препятствующая уменьшению коллекторного тока. Эта противоЭДС (U_μ) может превысить допустимое значение обратного смещения на коллекторном переходе и вывести из строя транзистор (выброс этого напряжения (U_μ) показан на рис. 11.62, *а*, штриховой линией).

Для исключения (гашения) противоЭДС параллельно обмотке w_1 включают шунтирующее сопротивление $R_ш$, а для исключения протекания коллекторного тока через шунтирующий резистор последовательно включают диод ($VD_ш$). Аналогичную цепочку применяют и в нагрузочной обмотке ($VD_н$, $R_н$) для исключения обратного выброса импульса (на рис. 11.62, *в*, показан штриховой линией).

Кроме рассмотренной схемы автоколебательного блокинг-генератора (рис. 11.61), существуют другие модификации. На рис. 11.63 показана схема, в которой напряжение смещения в схеме транзисторного ключа создается косвенным методом, поле источника питания ($U_К$) действует на электрические поля эмиттерного и коллекторного переходов, создавая условия для открытия транзистора. При таком методе подачи смещения процессы в переходах при включении источника питания протекают медленно. Однако импульсный трансформатор в цепи ПОС с большой намагничивающей силой позволяет ускорять эти процессы.



Рис. 11.63. Схема автоколебательного (самовозбуждающегося) медленнодействующего блокинг-генератора с косвенным методом подачи смещения

Таким образом, при создавшихся условиях открытия транзистора начинает медленно открываться транзистор и протекать коллекторный ток. Протекающий коллекторный ток за счет трансформаторной ПОС наводит в обмотке w_2 ЭДС взаимоиндукции, которая прикладывается к RC-цепи. В первоначальной момент времени, т.е. при $t = 0$, напряжение ($U_{ос}$) с обмотки ПОС (w_2) полностью падает на резисторе R, что создает непосредственное прямое смещение на эмиттерном переходе и ускоряет инжекцию, т.е. обмотка w_2 в этом случае является источником питания для эмиттерно-базовой цепи. Под действием этого напряжения происходит лавинообразное нарастание коллекторного тока до режима насыщения. Когда транзистор находится в режиме насыщения, ток коллектора перестает нарастать и становится стабильным. В этот момент прекращается наведение ЭДС в обмотках трансформатора, а конденсатор успевает зарядиться (полярность на конденсаторе показана на рис. 11.63).

Поскольку в цепи обратной связи конденсатор оказывается единственным источником напряжения, а цепь замкнута и нет напряжения подзаряда конденсатора ($U_{ос}$), конденсатор начинает разряжаться. Конденсатор, разряжаясь через резистор связи (R), создает на нем падение напряжения противоположной полярности (на рис. 11.63 потенциалы показаны в скобках). Напряжение с

резистора действует как обратное смещение на эмиттерный переход, формируя задний фронт сигнала и закрывая транзистор. Время закрытого состояния транзистора определяется постоянной цепи ПОС $\tau \approx 0{,}7RC$.

Остальные процессы работы схемы, аналогичны процессам, рассмотренным в схеме на рис. 11.61 и на диаграммах на рис. 11.62. Из анализа процессов работы автоколебательного самовозбуждающегося блокинг-генератора видно, что периодически повторяющиеся процессы в схеме позволяют получать на выходе серию импульсов с одинаковыми параметрами, т.е. периодическую последовательность импульсов. Отсюда можно сделать вывод, что такие схемы являются генераторами импульсов.

Принцип построения и работы схем ждущего блокинг-генератора

Блокинг-генераторы в качестве формирователей импульсов работают в ждущем режиме. В этом режиме схема имеет одно устойчивое (заторможенное) состояние и генерирует импульсы прямоугольной формы с частотой следования импульсов запуска и с определенно сформированной длительностью. Длительность импульсов зависит только от параметров блокинг-генератора и не зависит от параметров управляющих импульсов запуска схемы.

Ждущий режим можно обеспечить, подав во входную цепь транзистора запирающее напряжение от дополнительного источника либо с дополнительного делителя. Для кремниевых транзисторов источник смещения не требуется, поскольку транзистор при косвенном методе смещения всегда будет в режиме отсечки, т.е. закрыт.

Поскольку ждущий блокинг-генератор является формирователем импульсов, то для точного задания длительности импульса в цепь ПОС всегда вводится формирующая RC-цепь. Отсутствие конденсатора в цепи ПОС не позволяет задать точную длительность регенеративных процессов, следовательно, и длительность выходного импульса. В этом случае длительность импульса будет зависеть от процессов намагничивания сердечника импульсного транзистора с резисторной цепью ПОС.

Для запуска ждущего (заторможенного) блокинг-генератора используются последовательный и параллельный способы. При последовательном запуске источник запускающих импульсов включается в разрыв базовой цепи. Внутреннее сопротивление источника запускающих импульсов должно быть минимальным, так как

большое сопротивление в базовой цепи резко увеличивает общее сопротивление и приведет к уменьшению тока в эмиттерном переходе. В результате снизится инжекция и замедлится регенеративный процесс блокинг-генератора при запуске. Такие же требования предъявляются к источнику запускающего сигнала и при параллельном запуске, когда источник управляющих импульсов включается параллельно во входную или в выходную цепь.

При параллельном запуске в выходной цепи необходимо использовать диодный ограничитель для пропуска запускающих импульсов одной полярности, чтобы не допустить перенапряжение транзистора на коллекторном переходе.

Рассмотрим построение и работу ждущего блокинг-генератора по схеме, приведенной на рис. 11.64. Построение схемы ждущего блокинг-генератора аналогично построению схемы на рис. 11.63. Отличие состоит в том, что на эмиттерный переход подано напряжение обратного смещения с помощью источника смещения $U_Б$. В результате транзистор при включении напряжения находится в режиме отсечки, т.е. закрыт. Цепь положительной обратной связи (ПОС) разомкнута для включения последовательным способом в нее источника запускающего сигнала.



Рис. 11.64. Схема ждущего блокинг-генератора с RC-цепочкой и последовательным запуском

Для выполнения требования, предъявляемого к источнику сигнала (минимальное сопротивление источника), на входе блокинг-генератора можно установить эмиттерный повторитель (на рис. 11.64 включение показано штриховой линией). В этом случае запускающий сигнал подается на вход эмиттерного повторителя ($U_{эп}$).

При включении напряжений $U_К$ и $U_Б$ транзистор закрыт, и конденсатор частично заряжен до напряжения $U_Б$ через эмиттерную конструктивную нагрузку эмиттерного повторителя или через источник входного сигнала при отключенном эмиттерном повторителе. Поскольку напряжение смещения $U_Б$ приблизительно в 2—3 раза меньше основного напряжения питания $U_К$, заряд конденсатора незначителен (полярность на конденсаторе показана на рис. 11.64). Конденсатор не разряжается, так как в цепи источника напряжение $U_Б$ больше, чем напряжение заряженного конденсатора ($U_С < U_Б$) из-за диэлектрических потерь конденсатора ($\Delta\delta$).

При подаче на вход схемы отрицательного запускающего импульса ($U_з$) с амплитудой, превышающей напряжение запирания транзистора ($U_з > U_Б \gg U_С$), транзистор открывается (момент времени t_1 на рис. 11.65). Коллекторный ток, протекая по обмотке w_1, наводит ЭДС в выходной обмотке w_3 и обмотке положительной обратной связи (ПОС) w_2. Напряжение с обмотки ПОС форсирует открытие транзистора благодаря положительной обратной связи, и повторяется лавинообразной процесс, рассмотренный в схеме самовозбуждающегося блокинг-генератора. Одновременно с этим процессом происходит полный заряд конденсатора (С) до напряжения $U_{ос}$, значительно превышающего $U_Б$ ($U_С > U_{ос} \gg U_Б$) (момент времени t_1—t_2 на рис. 11.65, *б*).



Рис. 11.65. Временны́е диаграммы напряжений в схеме ждущего блокинг-генератора

По окончании входного запускающего импульса транзистор за-

крывается напряжением смещения $U_Б$ (t_2 на рис. 11.65, *а*, *в*). Процессу форсированного (ускоренного) запирания транзистора способствует разряд конденсатора по цепи: $+C \to w_{ос}(w_2) \to R \to +U_Б \to$ $\to r_{0Б} \to -U_Б \to U_{вх} \to -C$, при котором за счет тока разряда конденсатора на базовом резисторе создается падение напряжения U_R. Напряжение U_R действует согласованно с напряжением $U_Б$ и увеличивает обратное смещение на эмиттерном переходе, что способствует обратному блокинг-процессу в схеме и закрытию транзистора (t_2—t_3 на рис. 11.65, *б*).

В момент времени t_2 на коллекторе транзистора увеличивается потенциал на ΔU выше U_K, т.е. происходит скачок потенциала коллектора (рис. 11.65, *в*), который возникает в результате действия ЭДС взаимоиндукции в коллекторной обмотке w_1, наведенной в начале разряда конденсатора по цепи ПОС.

На этом заканчивается данный цикл работы блокинг-генератора, а новый цикл наступает с поступлением следующего запускающего импульса. Частота следования запускающих импульсов определяется постоянной времени работы RC-цепи $T = \tau = CR$.

На рис. 11.66 приведена схема ждущего блокинг-генератора без источника смещения и с параллельным включением источника запускающих импульсов и времяопределяющей RL-цепью. Работа схемы аналогична работе схемы, представленной на рис. 11.64. Отличительной особенностью схемы является только то, что длительность переходного процесса при открытии и закрытии транзистора, т.е. время, определяющее длительность импульса на выходе, зависит от последовательно включенной обмотки ПОС (w_2) и базового резистора R, в которой резистор исключает короткое замыкание обмотки ПОС (w_2) через эмиттерный переход открытого транзистора. В схемах с времяопределяющей (задерживающей переходный процесс) RL-цепью необходимо применять насыщающийся трансформатор с большой остаточной магнитной индукцией. Обмотка обратной



Рис. 11.66. Схема ждущего блокинг-генератора с RL-цепочкой и параллельным запуском

связи трансформатора характеризуется индуктивностью $L_{ос}$, которая определяет величину остаточной магнитной индукции в сердечнике и тем самым способствует поддержанию ЭДС в обмотках трансформатора. ЭДС в обмотках трансформатора, наведенная за счет остаточного магнитного потока в сердечнике трансформатора, задерживает переходы транзистора из режима отсечки в режим насыщения, и обратно. Длительность выходного импульса определяется по формуле $\tau = L_{ос}/R$.

При включении источника питания схемы транзистор закрыт из-за отсутствия прямого смещения на эмиттерном переходе. Отрицательный входной запускающий сигнал открывает транзистор. В открытом транзисторе протекающий нарастающий коллекторный ток создает условие наведения ЭДС в обмотках трансформатора. Напряжение в обмотке ПОС (w_2) усиливает прямое смещение на эмиттерном переходе транзистора, что способствует быстрому переходу транзистора в режим насыщения. Влияние входного импульса в этот момент ничтожно мало, поэтому входной импульс может быть коротким по длительности. При переходе транзистора в режим насыщения, когда коллекторный ток стабилизируется и прекращается изменение магнитного потока от действия коллекторного тока, в сердечнике трансформатора поддерживается изменяющийся магнитный поток за счет остаточной магнитной индукции. В результате во всех обмотках трансформатора наводится ЭДС и, что самое главное, действует ЭДС в обмотке ПОС (w_2), которая до полного размагничивания сердечника создает прямое смещение на эмиттерном переходе транзистора и поддерживает транзистор в открытом состоянии. При полном размагничивании сердечника трансформатора транзистор вновь переходит в режим отсечки (закрывается) до поступления очередного запускающего импульса.

Таким образом, рассмотрев различные схемы блокинг-генераторов, можно сделать вывод, что блокинг-генераторы имеют высокий коэффициент действия, так как в паузе между импульсами ток от источника питания практически не потребляется. По сравнению с мультивибраторами и одновибраторами блокинг-генераторы позволяют получить бóльшую скважность и меньшую длительность импульсов. Важным достоинством блокинг-генераторов является возможность получения импульсов, амплитуда которых больше напряжения источника питания. Это достигается с

помощью коэффициента трансформации выходной (нагрузочной) обмотки ($n_3 > 1$). Блокинг-генераторы могут иметь несколько выходных обмоток трансформатора, что позволит осуществить гальваническую развязку между нагрузками и получать импульсы различной полярности.

Кроме рассмотренных схем транзисторных блокинг-генераторов существуют и другие модификации. Основными классификационными признаками, которые можно использовать при сопоставлении схем транзисторных блокинг-генераторов являются вид времязадающей цепи (RC или RL), схемы включения транзистора в усилительном каскаде (ОЭ, ОБ, ОК), а в схемах с RC-цепью — место включения конденсатора (базовая или эмиттерная цепь).

На основе блокинг-генераторов, т.е. релаксационных генераторов с трансформаторной обратной связью, проектируются преобразователи постоянного напряжения в переменное напряжение, которые являются распространенными элементами устройств электропитания.

11.5.6. Двухтактный автоколебательный преобразователь постоянного напряжения в переменное напряжение

В качестве преобразователей постоянного напряжения в переменное напряжение применяются схемы двухтактных блокинг-генераторов.

Двухтактный блокинг-генератор является автогенератором переменного напряжения прямоугольной формы. Двухтактные блокинг-генераторы (рис. 11.67) строятся на основе двух однотактных блокинг-генераторов с времязамедляющей RL-цепью с насыщенным трансформатором (схема на рис. 11.66). Трансформатор выполнен с сердечником из материала, обладающего прямоугольной петлей намагничивания, и служит общим элементом для двух однотактных схем блокинг-генераторов.

Простейшая схема двухтактного блокинг-генератора (схема преобразователя напряжения) показана на рис. 11.67. Все обмотки трансформатора в схеме генератора имеют одинаковое направление укладки витков (начала их помечены точками на схеме).

В рассматриваемой схеме однотактные блокинг-генераторы (рис. 11.67, *а*) одинаковы, т.е. схема двухтактного блокинг-генератора симметрична: $w_{Б1} = w_{Б2}$, $w_{К1} = w_{К2}$, VT1 и VT2 имеют одинаковые



Рис. 11.67. Схемы двухтактного автоколебательного блокинг-генератора без конструктивной нагрузки с мягким возбуждением по схеме включения транзисторов: *а* — с общим эмиттером (ОЭ); *б* — с общей базой (ОБ)

параметры и включены по схеме с ОЭ. Для обеспечения «мягкого» режима самовозбуждения схемы при включении источника питания введен базовый резистор R2. Резистор R1 является элементом конструктивной нагрузки в эмиттерной цепи, а также он позволяет стабилизировать сопротивление в эмиттерной цепи при смене транзисторов, так как суммарное сопротивление в эмиттерной цепи равно $R_Э = R1 + r_{диф\ Э} \approx R1$, где $r_{диф\ Э}$ — дифференциальное сопротивление эмиттерного перехода транзисторов, которое зна-

чительно меньше в открытом состоянии транзистора, чем сопротивление R1. Совместно оба резистора R1 и R2 образуют делитель напряжения, создавая способ подачи смещения фиксированным напряжением делителя. Без резистора R2 смещение в схеме будет подаваться косвенным методом и создается «жесткий» режим возбуждения схемы. Для лучшей передачи сигнала ПОС с обмоток $w_{Б1}$ и $w_{Б2}$ на эмиттерный переход, резистор R1 зашунтирован форсирующим конденсатором С. В результате конденсатор (С) с дифференциальным сопротивлением эмиттерных переходов ($r_{диф\ Э}$) образует RC-цепь ($r_{диф\ Э}$ и С). Две схемы однотактных блокинг-генераторов с ПОС связаны между собой трансформаторной связью благодаря тому, что обмотки уложены на одном сердечнике.

При включении напряжения питания $U_К$ протекает ток делителя напряжения по цепи: $+U_К \rightarrow$ R1 $\rightarrow$ R2 $\rightarrow -U_К$. Падения напряжения U_{R1} и U_{R2} на резисторах R1 и R2 создают смещения соответственно на эмиттерных (U_{R1}) и коллекторных (U_{R2}) переходах транзисторов. В обоих транзисторах происходит инжекция в эмиттерных переходах и носители зарядов накапливаются в базовых областях. Накопление носителей зарядов в базах обоих транзисторов происходит неравномерно из-за неполного равенства процессов в транзисторах (о чем шла речь при рассмотрении триггеров и мультивибраторов). Предположим, что в базе транзистора VT1 накопилось достаточно носителей зарядов для экстракции в коллекторном переходе, тогда в транзисторе VT1 возникает коллекторный ток по цепи: $+U_К \rightarrow VT1_{Э\text{-}Б\text{-}К} \rightarrow w_{К1} \rightarrow -U_К$. Нарастающий коллекторный ток $i_{К1}$ создает нарастающий магнитный поток в сердечнике трансформатора (TV), в результате в обмотках обратной связи ($w_{Б1}$ и $w_{Б1}$) наводится ЭДС (полярность указана на рис. 11.67, *а*). Наведенная ЭДС с обмотки $w_{Б1}$ увеличивает прямое смещение на эмиттерном переходе транзистора VT1, а ЭДС с обмотки $w_{Б2}$ уменьшает прямое смещение на эмиттерном переходе транзистора VT2, так как действует как обратное смещение (полярность наведенных ЭДС создается за счет согласованной укладки витков в обмотках). За счет такого воздействия ЭДС с обмоток $w_{Б1}$ и $w_{Б2}$ транзистор VT1 переходит в режим насыщения, а VT2 — в режим отсечки. При нарастании коллекторного тока $i_К$ в выходной обмотке ($w_{вых}$) также наводится ЭДС, полярность которой можно определить по правилам и законам электромагнитной индукции (допустим, что в этот мо-



Рис. 11.68. Схемы двухтактных автоколебательных блокинг-генератора с жестким способом возбуждения: *а* — без конструктивной нагрузки; *б* — с эмиттерной конструктивной нагрузкой; *в* — с базовой конструктивной нагрузкой и с включением транзистора по схеме с ОЭ

мент она имела направление, показанное на рис. 11.67 в виде потенциалов, по которым можно определить направление действия ЭДС). В режиме насыщения коллекторный ток не изменяется, поэтому магнитный поток остается постоянным, что исключает наведение ЭДС в обмотках трансформатора. В результате отсутствует дополнительное прямое смещение на эмиттерном переходе транзистора VT1 с обмотки $w_{Б1}$, что приводит к снижению инжекции и коллекторного тока $i_{К1}$. Такой процесс приводит к снижению ЭДС в выходной обмотке трансформатора ($w_{вых}$). Благодаря отсутствию ЭДС в обмотке $w_{Б2}$ транзистор VT2 открывается и начинает протекать коллекторный ток $i_{К2}$. За счет протекания нарастающего коллекторного тока $i_{К2}$ происходят аналогичные процессы в обмотках трансформатора, как и при токе $i_{К1}$. Однако наведенная ЭДС в обмотках трансформатора имеет противоположную полярность (на рис. 11.67, *а*, показана в скобках). В результате транзистор VT1 закрывается, а VT2 — открывается, и на выходе снимается переменное напряжение.

Необходимо отметить, что в коллекторных обмотках наводится противоЭДС, действие которой направлено на замедление процессов нарастания коллекторного тока в транзисторах, что не изменяет сам принцип анализа работы схемы. ПротивоЭДС влияет только на скорость переходных процессов в схеме. Аналогичные схемы могут быть построены при включении транзистора по схеме с ОБ (рис. 11.67, *б*).

Схемы двухтактных блокинг-генераторов с жестким способом возбуждения строятся по методу косвенного смещения без конструктивной нагрузки (рис. 11.68, *а*) и с конструктивной нагрузкой в эмиттерной цепи (рис. 11.68, *б*) или в базовой цепи (рис. 11.68, *в*).

Двухтактные схемы преобразователей постоянного напряжения в переменное находят широкое применение в устройствах автоматики и телемеханики на железнодорожном транспорте, а также в других областях электронной техники в качестве устройства преобразования постоянного значения одной величины в переменное значение другой величины (чаще всего с повышением). В таких схемах на выходе двухтактной схемы блокинг-генератора включают выпрямительную схему.

Раздел 4
ОСНОВЫ МИКРОЭЛЕКТРОНИКИ

Глава 12. ОСНОВЫ ФУНКЦИОНАЛЬНОЙ МИКРОЭЛЕКТРОНИКИ

12.1. Общие сведения о микроэлектронике

Микроэлектроника – это область электроники, связанная с созданием приборов и устройств в микроминиатюрном исполнении и использующая групповую технологию их изготовления с интеграцией элементарных приборов и качественных функций.

Современная микроэлектроника базируется на использовании физических явлений в твердом теле, в первую очередь в полупроводниках.

Принципы миниатюризации и интеграции применяются к приборам и устройствам не только в полупроводниковой электронике, но и в таких разделах электронной техники, как квантовая электроника, оптоэлектроника, криоэлектроника, акустоэлектроника, СВЧ-электроника, вакуумная электроника и др.

Возникновение микроэлектроники в конце 1950-х—начале 1960-х гг. и последующее бурное ее развитие были вызваны:

– усложнением и расширением области применения электроники;

– необходимостью уменьшения габаритных размеров и массы;

– снижением стоимости;

– повышением быстродействия и надежности электронной аппаратуры;

– увеличением объема выпуска электронной техники.

Рассмотрим более подробно факторы, которые способствовали возникновению микроэлектронной техники.

В процессе развития электронной техники создавались устройства с большим числом активных и пассивных элементов в дискретном исполнении, требующих большого количества контактных соединений и соединительных линий. Каждое контактное соединение и линия увеличивают переходное сопротивление схемы, а соединение материалов с различной проводимостью создает, кроме того, электронно-дырочный переход.

Увеличение числа элементов ведет к возрастанию габаритов и массы. Элементы, расположенные на большом расстоянии друг от друга, имеют неодинаковые условия воздействия на них внешней среды (тепло, свет, электромагнитное излучение и т.д.). Это приводит к большому разбросу параметров от расчетных и требует дополнительных схемных решений для компенсации внешнего воздействия. Большое число элементов и соединений увеличивает количество отказов в схеме, что снижает ее надежность.

Элементы в дискретном исполнении выполнены по различным технологиям и требуют большего количества различного технологического оборудования. В результате усложняется процесс внедрения и изготовления новых элементов, а также уменьшается объем выпускаемой электронной техники. Элементы электронных схем, изготовленные из различных материалов, имеют неодинаковое быстродействие, что ведет к снижению скорости работы всей схемы.

Учитывая все факторы, изложенные выше, можно сделать вывод, что традиционные методы монтажа и коммутации приборов в процессе сборки сложной аппаратуры приблизились к пределам возможного. Дискретная технология больше не могла обеспечивать предъявляемые к электронным схемам требования по надежности, габаритным размерам и массе электронных схем. Появлению первых элементов микроэлектроники — интегральных микросхем (ИС) предшествовали успехи в развитии электронной аппаратуры на дискретных полупроводниковых приборах, в результате чего стало реальным создание сложных электронных устройств, состоящих из десятков и сотен тысяч полупроводниковых транзисторов. Однако оказалось, что такие устройства собрать безошибочно почти невозможно из-за большого количества соединений между элементами. Выход из создавшейся ситуации был найден на пути объединения (интеграции) в одном устройстве множества полупро-

водниковых приборов и соединений, создаваемых одновременно в едином технологическом цикле.

В технологии электронного приборостроения произошли революционные изменения, приведшие к созданию интегральной схемы — принципиально нового базового элемента электроники, положившего начало микроэлектронике.

Важнейшим отличием интегральной схемы (ИС) от электронного устройства на основе дискретных приборов является технология ее изготовления, предусматривающая определенную последовательность процессов группового формирования элементов ИС.

Интегральная схема — это конструктивно законченное изделие электронной техники, содержащее совокупность электрически связанных между собой транзисторов, полупроводниковых диодов, конденсаторов, резисторов и других элементов, изготовленных в едином технологическом цикле. Все элементы ИС или часть их, соединенных между собой нераздельно, рассматриваются как единая схема на одной основе и в едином корпусе. Комплексное изготовление элементов позволило сократить нерациональные технологические процессы и уменьшить массу и габарит электронных изделий.

Каждая ИС, или ее часть, выполняет определенные функции преобразования и обработки сигнала, т.е. имеет законченное схемное решение. Отсюда в ее названии присутствует слово «схема». Единой технологии изготовления и объединению всех элементов в одном корпусе соответствует определению схемы — интегральная.

Применение в схемном решении миниатюрных элементов позволяет схему называть микросхемой. В результате данный вид нового базового элемента электроники получил название «интегральная микросхема» (ИМС).

Впервые идея ИС была внедрена английским ученым Д. Даммером (1952 г.). Основой изготовления ИС послужили уже отработанная технология изготовления керамических конденсаторов и те же теоретические положения, что и в электронных узлах, выполненных в дискретном исполнении. Однако с ее развитием изменился подход к схемотехническому решению отдельных функциональных узлов и устройств. Специфика схемотехнических ре-

шений полупроводниковых ИС обусловлена следующими факторами:

– исходя из требований технологий, схему стремятся строить на одной универсальной структуре (материале), позволяющей регулировать функции как активных, так и пассивных элементов схемы, что не создает незапланированные электронно-дырочные переходы на соединении;

– исключаются резисторы, изготовленные из высокоомный материалов, так как при их работе выделяется тепловая энергия;

– исключаются катушки индуктивности и конденсаторы, так как их невозможно изготовить из-за их больших габаритов и влияния на работу других элементов (электромагнитные и электростатические поля);

– так как в одной ИС можно изготовить большое число активных элементов, применяются специальные схемные решения, которые заменяют катушку индуктивности, конденсатор и высокоомный резистор;

– из-за малых размеров ИС от них ограничен теплоотвод, что требует использования маломощных элементов, с помощью которых создаются схемные решения для получения большей мощности на выходе;

– все полупроводниковые приборы, изготовленные из одного материала по единой технологии, имеют практически малый разброс параметров и постоянные температурные условия, что позволяет объединить несколько транзисторов в структуру с одним или двумя общими электродами.

Учитывая эти факторы, можно сделать вывод, что ИМС значительно сложнее своих аналогов, выполненных на дискретных элементах.

12.2. Терминология интегральных микросхем (ИМС)

Терминология в микроэлектронике упорядочена ГОСТами и стандартами. В соответствии с ними применяются следующие термины.

Интегральная микросхема — микроэлектронное изделие, которое выполняет определенные функции преобразования, имеет высокую плотность упаковки электрически связанных между собой элементов и компонентов, представляющих собой единое це-

лое с точки зрения требований к испытаниям, приемке и эксплуатации.

Элемент — часть ИС, в которой реализуется функция какого-либо электрорадиоэлемента (транзистора, диода, резистора, конденсатора и т.д.) и которую нельзя отделить от кристалла (подложки) и рассматривать как самостоятельное изделие с точки зрения измерения параметров, упаковки и эксплуатации.

Компонент — часть ИС, с помощью которой реализуется функция электрорадиоэлемента. Однако с точки зрения измерения параметров, упаковки и эксплуатации это самостоятельное изделие, которое может быть отделено от изготовленной микросхемы и заменено другим изделием, например бескорпусный транзистор, диод и т.д.

Полупроводниковая пластина — заготовка, используемая для создания ИС (обычно слиток монокристаллического кремния).

Кристалл (активная подложка) — часть полупроводниковой пластины ИС (обычно монокристаллический кремний), которая получена после ее обработки (шлифовка, резка и т.д.), в объеме и на поверхности которой сформированы несколько элементов ИМС, соединений и контактных площадок.

Подложка (основание) — заготовка ИС, предназначенная для изготовления на ней элементов ИС и крепления компонентов, межэлементных и межкомпонентных соединений, контактных площадок (используется стекло или керамика).

Плата — часть подложки ИМС, на поверхности которой выполнены пленочные элементы ИМС, межэлементные и межкомпонентные соединения, контактные площадки.

Контактные площадки — металлизированные участки на кристалле или подложке, предназначенные для присоединения выводов ИС к элементам и компонентам.

Корпус — часть конструкции ИС, которая защищает компоненты и элементы от внешних воздействий. На корпусе имеется «ключ», который необходим для правильного нахождения выводов микросхемы.

Бескорпусные микросхемы — ИС, содержащие кристалл или подложку и выводы (применяются для создания микросборок).

Микросборка — микроэлектронное изделие, выполняющее определенную функцию и состоящее из компонентов и бескорпус-

ных ИМС, размещенных на одно- или многослойной плате (подложке).

Микроблок — микроэлектронное изделие, которое содержит микросборки, ИМС и компоненты.

Плотность упаковки ИС — отношение количества элементов и компонентов электронной схемы к ее объему в 1 $см^3$.

Активные элементы и компоненты ИС — диоды, транзисторы и т.д.

Пассивные компоненты ИС — резисторы, конденсаторы, катушки индуктивности.

Степень интеграции — степень сложности ИС, которая характеризуется числом элементов и компонентов в данной ИС. Определяется по формуле $K = \lg N$, где N — число элементов и компонентов, входящих в ИС (значение K округляется до ближайшего целого числа в сторону увеличения).

12.3. Классификация интегральных микросхем (ИМС) и их элементов

Интегральные микросхемы (ИМС) различаются по отдельным признакам, которые позволяют определить особенности конструкции и технологию построения, физические принципы работы, свойства и особенности эксплуатации интегральных микросхем. Рассмотрим основные признаки, по которым классифицируются интегральные микросхемы.

По технологии изготовления:

Пленочные — все элементы и межэлементные соединения представляют собой пленки, нанесенные на диэлектрическую подложку. Пленочная технология делится на два направления, связанных соответственно с использованием тонких или толстых пленок (соответственно ИМС называются тонкопленочными или толстопленочными). Тонкопленочные, с толщиной пленки от 1—3 мкм, создаются методом термовакуумного распыления специальных проводящих и резистивных паст. Толстопленочные, толщиной от 3—5 мкм, создаются методом вжигания специальных проводящих и резистивных паст.

Монолитные — (в отечественной литературе употребляется термин «полупроводниковые ИС») – все элементы выполнены в тонком (5—10 мкм) приповерхностном слое полированной полупро-

водниковой пластины (кристалле) и на ее поверхности в результате легирования, травления, оксидирования и др. с использованием метода литографии.

По конструктивно-технологическим признакам:

Пленочные — все элементы и соединения выполнены по пленочной технологии в виде проводящих, полупроводниковых и диэлектрических пленок. В пленочных ИМС очень сложно реализовать активные элементы. Их присоединяют к пленочным ИС навесным монтажом. Такие схемы называются гибридными.

Гибридные — пассивные элементы выполнены по пленочной технологии, а активные компоненты являются навесными. В качестве компонентов используются малогабаритные бескорпусные дискретные элементы или монолитные бескорпусные ИС, соединенные между собой пассивными элементами на подложке с помощью жестких проводников.

Полупроводниковые — пассивные и активные элементы и межэлементные соединения, выполненные на основе одного кристалла полупроводникового материала кремния, на так называемой активной подложке (монолитная технология).

Совмещенные — активные элементы изготовлены по монолитной технологии, а пассивные элементы и межэлементные соединения — по пленочной. Основой схем является кристалл, на котором для пленочных структур создается изолирующий аморфный слой SiO_2 (подложка).

По функциональному назначению:

Аналоговые (АИС) — микросхемы, предназначенные для преобразования и обработки сигналов, изменяющихся по закону непрерывной функции. Частным случаем АИС является интегральная микросхема с линейной характеристикой (линейная ИМС). Номенклатура АИС включает в себя электронные устройства, выполняющие различные функции, операционные усилители (ОУ), усилители низких и высоких частот, промежуточные усилители, компараторы, стабилизаторы напряжений, ограничители, фильтры частот и др.

Цифровые (ЦМС) — микросхемы, предназначенные для преобразования и обработки сигналов, изменяющихся по закону дискретной (прерывистой) функции (например, выраженной в двоично-цифровом коде). Частным случаем ЦИС является логическая

микросхема, выполняющая одну или несколько логических функций. Простейшие логические ИС, реализующие элементарные функции «И», «ИЛИ», «НЕ» и др., называются логическими элементами. На основе ЦИС строятся как простые элементы, входящие в состав устройств вычислительной техники (запоминающие устройства, сумматоры, дешифраторы и т.д.), так и сложные функциональные устройства — микропроцессоры, однокристальные ЭВМ и др.

Аналогоцифровые и *цифроаналоговые* — особые виды ИМС, служащие для преобразования аналоговых сигналов в цифровые, и наоборот, в устройствах обработки информации, автоматического управления, передачи данных, в измерительных системах, автоматически регистрирующих приборах и др.

По степени интеграции:

В соответствии со степенью интеграции (K) ИМС условно подразделяются в зависимости от функционального назначения.

Цифровые:

МИС — малая интегральная схема — до 10 элементов и компонентов (N), входящих в ИС, первая степень интеграции $K = \lg N = \lg 10 = 1$.

СИС — средняя интегральная схема — до 10^2 элементов и компонентов, входящих в ИС, вторая степень интеграции.

БИС — большая интегральная схема — до 10^3 элементов и компонентов, входящих в ИС, третья степень интеграции.

СБИС — сверхбольшие интегральные схемы — до 10^4 элементов и компонентов, входящих в ИС, четвертая степень интеграции.

ГИС — гигантская интегральная схема — до 10^5 элементов и компонентов, входящих в ИС, пятая степень интеграции.

УБИС — ультрабольшие интегральные схемы — до 10^6—10^9 элементов и компонентов, входящих в ИС, шестая степень интеграции.

ГБИС — гигабольшая интегральная схема — свыше 10^9 элементов и компонентов, входящих в ИС, седьмая степень интеграции.

Аналоговые имеют меньшую степень интеграции, так как построены на разнотипных элементах:

МИС — N = 1—30 элементов и компонентов, входящих в интегральную микросхему, первая степень интеграции.

СИС — N = 31—100 элементов и компонентов, входящих в ИС, вторая степень интеграции.

БИС — $N = 101—300$ элементов и компонентов, входящих в интегральную микросхему, третья степень интеграции.

СБИС — $N > 300$ элементов и компонентов, входящих в интегральную микросхему, четвертая степень интеграции.

По физическому принципу работы активных элементов:

Биполярные ИС — основные активные элементы выполнены на транзисторах структуры *n-p-n*, но также применяются транзисторы структуры *p-n-p*.

МДП-ИС — активные элементы выполняются на транзисторах МДП-структуры с каналами *p*- и *n*-типа.

По применению:

широкого применения;

специального применения (по заказу потребителя).

Интегральные схемы разрабатываются и выпускаются сериями. Серией называют совокупность типов ИМС, которые выполняют различные функции, имеют единое конструктивно-технологическое исполнение и совместимы между собой. Современные серии включают несколько десятков ИС с различными функциями.

12.4. Система обозначений интегральных микросхем (ИМС)

Система обозначений видов интегральных микросхем (ИМС) по классификационным признакам содержит четыре основных элемента.

Первый элемент — цифра, соответствующая конструктивно технологической группе ИС:

– 1, 5, 6, 7 — полупроводниковые ИС;

– 7 — бескорпусные;

– 2, 4, 8 — гибридные ИС;

– 3 — пленочные, вакуумные, керамические и прочие ИС.

Второй элемент — две или три цифры, обозначающие порядковый номер разработки (00—99 или 000—999).

В совокупности первый и второй элементы составляют номер серии, которой принадлежит микросхема.

Третий элемент — две буквы, первая обозначает соответствующую функциональную подгруппу, вторая — вид микросхемы по функциональному назначению в подгруппе.

Например, УВ, УД, где У — усилитель, В — высокочастотный, Д — операционный и т.д.

Четвертый элемент — порядковый номер разработки микросхемы в серии среди микросхем одного вида (функционального назначения), может быть несколько цифр.

В конце условного обозначения типа микросхемы могут быть буквы от А до Я, характеризующие отличие ИС данного типа по значению одного или нескольких параметров.

Для микросхем широкого применения в начале условного обозначения ставится буква К (корпус керамический); КМ — для микросхем широкого применения в металлокерамическом корпусе; КР — пластмассовый корпус широкого применения; Б — бескорпусные широкого применения; ЭК — микросхема на экспорт. В бескорпусных схемах в конце обозначения через дефис пишется цифра от 1 до 6, характеризующие модификацию выводов: 1 — гибкие; 2 — ленточные; 3 — жесткие; 4 — неразделенные (общая пластина); 5 — разделенные, наклеенные на пленке; 6 — только с контактными площадками, но без выводов.

Например, микросхема **КР 198УТ1А**: **КР** — корпус пластмассовый, широкого применения; **1** — полупроводниковая; **98** — номер разработки ИС; **У** — усилитель; **Т** — постоянного тока, дифференциальный; **1** — серийный номер разработки вида усилителя; **А** — отличительные параметры усилителей данного вида.

12.5. Конструктивно-технологические особенности интегральных микросхем

12.5.1. Пленочные интегральные микросхемы (ПИМС)

Пленочные ИМС имеют подложку (плату) из диэлектрика (стекло, керамика и др.). Пассивные элементы, т.е. резисторы, конденсаторы, катушки индуктивности и соединения между элементами, в таких схемах выполняются в виде различных пленок, нанесенных на подложку. Активные элементы (диоды, транзисторы) не изготовляются пленочными, так как не удалось добиться их хорошего качества. Таким образом, пленочные ИС содержат только пассивные элементы.

Конструктивно толстопленочные и тонкопленочные ИС отличаются толщиной пленок и технологией нанесения пленок на подложку, а общая конструкция их одна и та же.

Подложка представляет собой диэлектрическую пластину толщиной 0,5—1 мм, тщательно отшлифованную и отполированную. Для создания резистора на подложку наносят резистивную пленку. Если сопротивление резистора очень большое, то пленка делается из сплава высокоомного сопротивления, например из нихрома, а для резисторов низкого сопротивления применяют смесь металла с диэлектриком (керамика), которая называется кермет. На концах резистивной пленки делают выводы в виде металлической пленки, которые между тем являются линиями, соединяющими резистор с другими элементами. Сопротивление резистора зависит от толщины и ширины пленок, а также от вида материала. Для увеличения сопротивления резисторы изготавливают зигзагообразной формы (рис. 12.1). Тонкопленочные ИС изготавливаются методом осаждения — напыления паров необходимого материала на подложку в нужном месте по трафарету с использованием термовакуумного распыления, а толстопленочные ИС получают вжиганием и нанесением путем вдавливания проводящих и резистивных паст через трафарет.



Рис. 12.1. Пленочный резистор: *1* — выводы; *2* — резистивная пленка; *3* — подложка

Тонкопленочные резисторы по точности и стабильности параметров лучше толстопленочных, но производство их сложнее и дороже. Номиналы тонкопленочных резисторов составляет от 10 до 10^6 Ом, а толстопленочных — от 0,5 до $5 \cdot 10^8$ Ом. Конденсаторы изготавливаются только тонкопленочные в форме трехслойных пленок (рис. 12.2).



Рис. 12.2. Пленочный конденсатор: *1* — металлическая пленка (нижняя обкладка конденсатора); *2* — диэлектрическая пленка; *3* — подложка

На подложку *3* наносится металлическая пленка, которая является нижней обкладкой конденсатора *1*, и продолжается в виде соединительной линии (вывода), затем на нее наносится диэлектрическая пленка *2*, а сверху располагается вторая обкладка *1*, также переходящая в соединительную линию. В качестве диэлектрика используется пленка из силиката алюминия, окиси кремния и др.

Емкость тонкопленочных конденсаторов в зависимости от площади электродов и вида диэлектрика составляет от десятой доли до тысячи пикофарад.

Тонкопленочные неполярные конденсаторы имеют удовлетворительную добротность. Для увеличения их емкости в отдельных случаях изготавливают многослойными. Однако при изготовлении приходится сталкиваться с трудностями получения бездефектных пленок малой толщины. По этой технологии сложно выполнить конденсаторы большой емкости. Поэтому ИС проектируют так, чтобы в них по возможности отсутствовали конденсаторы.

При создании ИС наибольшую трудность представляет создание катушек индуктивности. В настоящее время для этого используют только тонкопленочную технологию, по которой индуктивные катушки получают путем осаждения на подложку материала, имеющего малое удельное сопротивление. Их обычно выполняют в виде плоских спиралей с малым шагом, чаще всего прямоугольной формы (рис. 12.3). Тонкопленочные катушки индуктивности имеют значительно бóльшие размеры, чем другие элементы ИС, но значение их индуктивности не превышает 10 мкГн. Увеличение индуктивности может быть достигнуто путем нанесения на катушку ферромагнитной пленки, которая выполняет роль сердечника. Некоторые трудности возникают при устройстве вывода от внутреннего конца пленочной катушки. Для этого наносить приходится на соответствующее место катушки



Рис. 12.3. Пленочная катушка индуктивности: *1* — металлическая спираль и выводы; *2* — изоляционная пленка; *3* — подложка

диэлектрическую пленку, а затем поверх этой пленки наносить металлическую пленку — вывод. Трудности, возникающие при изготовлении катушек индуктивности, заставляют при разработке ИС почти полностью отказаться от их использования.

12.5.2. Гибридные интегральные микросхемы (ГИМС)

В гибридных ИМС пассивные элементы выполнены по пленочной технологии, рассмотренной выше, а активные элементы — навесные. Навесные элементы в микроэлектронике называются миниатюрными. Обычно это бескорпусные транзисторы, диоды, которые представляют собой самостоятельные элементы, приклеиваются («навешиваются») в соответствующих местах на подложке и соединяются тонкими проводами с пленочными элементами схемы. В гибридных ИС навесными могут быть целые монолитные (полупроводниковые) ИС (кристаллы), размеры которых всегда значительно меньше, чем в гибридных схемах. Иногда в гибридных ИС навесными могут быть и пассивные элементы в миниатюрном исполнении, которые не могут быть выполнены в виде пленок (это конденсаторы большой емкости, катушки индуктивности, миниатюрные трансформаторы).

Гибридные ИС изготавливаются следующим образом. Сначала подложку шлифуют и полируют, затем на нее наносят резистивные пленки, нижние обкладки конденсаторов, катушки индуктивности и соединительные линии. После этого наносится диэлектрическая пленка, а затем снова металлическая. Только после всего этого приклеиваются навесные элементы и их выводы подсоединяются к точкам схемы (рис. 12.4). Конденсатор и резистор в гибридных микросхемах выполнены по пленочной технологии, а транзисторы



Рис. 12.4. Структура (*а*) и электрическая схема (*б*) гибридной интегральной микросхемы

выполнены в качестве навесных компонентов (элементов). Схема помещается в корпус и присоединяется к контактным выводам корпуса.

Гибридные интегральные схемы уступают полупроводниковым ИС по надежности, плотности упаковки и себестоимости, но в ряде случаев имеют схемотехнические преимущества благодаря навесным компонентом с более широким диапазоном электрических параметров. Гибридные ИМС перспективны для замены печатного монтажа путем размещения на одной подложке ряда бескорпусных полупроводниковых ИС и других элементов в качестве компонентов.

12.5.3. Полупроводниковые интегральные микросхемы (ППИМС)

Все элементы полупроводниковой ИС формируются в объеме (в приповерхностном слое) и на поверхности полупроводниковой (активной) подложки, называемой полупроводниковой пластиной, которая представляет собой пластину монокристаллического кремния толщиной 200—300 мкм.

Технологический цикл изготовления полупроводниковых ИС можно подразделить на три больших этапа: подготовку исходного материала, формирование элементов (активных и пассивных) интегральных микросхем и контрольно-сборочные процессы.

Подготовку исходного материала начинают с изготовления монокристалла (рис. 12.5). Для этого в тигель *2* с расплавленным кремнием погружают стержень *1* с маленьким кристаллом кремния на конце. Это называется затравка. Расплавленный крем-



Рис. 12.5. Схема установки для выращивания монокристалла: *1* — стержень; *2* — тигель; *3* — слиток монокристалла; *4* — пластины; *5* — холодильник; *6* — механизм вращения и вытягивания; *7* — крышка; *8* — печь

ний заранее легируют примесями, обеспечивающими нужный тип проводимости *n*- или *p*-типа. Стержень медленно вращают и одновременно вытягивают из расплава со скоростью 1—80 мм/ч; при этом на затравке кристаллизуется цилиндрический слиток кремния *3* диаметром 120—180 мм.

Полученные слитки разделяют на круглые пластины *4*, которые служат заготовкой для изготовления ИС. Поверхности пластин шлифуют и полируют для повышения качества ИС. Иногда на поверхность пластины наращивают эпитаксиальным способом дополнительный полупроводниковый слой со структурой, которая отличается химическим составом и кристаллической структурой или примесным составом от структуры основного кристалла.

Технологические циклы, включающие процессы *эпитаксии*, *окисления*, *литографии*, *легирование примесями* и *металлизации*, позволяют формировать на пластине исходного материала (на подложке) и в глубине ее структуру микросхемы, т.е. активные и пассивные элементы и соединения между ними. Совокупность технологических циклов, включающих многократное повторение отдельных процессов, позволяет сформировать внутри и на поверхности подложки методом планарной технологии активные и пассивные элементы, объединенные в схемное решение, т.е. создать полупроводниковую интегральную микросхему (ППИМС).

Полупроводниковые ИМС изготавливают групповым методом, при котором на одной пластине *1* (рис. 12.6) одновременно формируется большое число (≥ 500) одинаковых функциональных структур



Рис. 12.6. Групповой метод изготовления ИМС: *а* — пластина с элементами ИМС; *б* — соединение элементов внутри ИМС — отдельная плата; *в* — вид ИМС в корпусе — с основанием платы (микросхемы) с токоотводами и в корпусе

микросхем (набор активных и пассивных элементов и межэлементных соединений).

Контрольно-сборочный процесс начинается с тестовой проверки функционирования микросхемы на пластине. Для сборки ИС пластину разрезают на отдельные платы *2* (кристаллы), содержащие одну или несколько функциональных структур микросхем, и закрепляют на основании микросхемы *3* с внешними токоотводами *4*. Корпус *5* микросхемы герметизируют, чем обеспечивается защита кристалла от воздействий окружающей среды, и наносят на корпус маркировку ИМС.

Поскольку все элементы создаются в одном полупроводниковом кристалле, важно обеспечить изоляцию элементов от кристалла и друг от друга. Существует несколько вариантов изоляции элементов в ИС: изоляция *p-n*-переходом, изоляция диэлектриком и комбинированная.

12.5.4. Методы изоляции элементов и компонентов в полупроводниковых (монолитных) ИМС

В одном кристалле полупроводниковой ИМС различными методами формируются отдельные элементы в схему, а также могут формироваться несколько отдельных схем (областей). Все элементы и компоненты схем и отдельные схемы (области) находятся на очень малом расстоянии друг от друга, что требует обеспечения хороших изоляционных свойств между элементами и схемами для исключения нежелательных паразитных емкостных, индуктивных и резистивных связей между ними.

Наиболее распространенными методами изоляции элементов и компонентов, а также отдельных схем (областей), являются метод изоляции обратно смещенным электронно-дырочным *p-n*-переходом, диэлектрическая изоляция с помощью диэлектрика SiO_2 и комбинированный метод изоляции, выполняемые по планарной технологии.

Изоляция элементов ИС электронно-дырочным переходом (p-n-переходом) является наиболее простой и дешевой и выполняется по планарно-диффузионной, планарно-эпитаксиальной технологии и планарной технологии с коллекторной изолирующей диффузией (КИД). При таком способе изоляции элемент или отдельная область отделяется от остального объема кристалла электронно-ды-

рочным *p-n*-переходом (диодная изоляция), т.е. для каждого элемента или отдельной области в кристалле формируется своя локальная область, которую называют «карманом» или «островком». В таких локальных областях («карманах») в кристалле полупроводника, окруженных электронно-дырочным переходом, формируются необходимые пассивные или активные элементы, а также отдельные «карманы» могут быть объединены в более крупные локальные области и также изолироваться от других локальных областей *p-n*-переходом, т.е. диодной изоляцией. Электрический переход между «карманом» и подложкой (изоляционный *p-n*-переход) поддерживается в работающей ИМС обратным смещением при подаче соответствующего потенциала на подложку. В ИМС с подложкой *p*-типа «карманы» формируются *n*-типа и в этом случае для создания электрической изоляции обратно смещенным *p-n*-переходом на подложку необходимо подать отрицательный потенциал. Переход в этом случае имеет высокое сопротивление (несколько МОм).

Рассмотрим формирование изолирующих *p-n*-переходов по наиболее распространенной планарно-диффузионной технологии (рис. 12.7).

Планарная технология (от анг. *planar* — плоский, ровный) — это совокупность нескольких этапов при изготовлении полупроводниковых приборов и полупроводниковых интегральных схем путем формирования их структур с одной (рабочей) стороны полупроводниковой пластины (подложки). Планарная технология при изготовлении ИМС по планарно-диффузионной технологии включает такие этапы, как окисление, литография, экспонирование и диффузия, которые в зависимости от сложности создаваемых полупроводниковых приборов и элементов в кристалле полупроводника могут повторяться многократно.

Наиболее распространена фотолитография на основе методов фотопечати, в которой используются светочувствительные составы — фоторезисторы (ФР). Свет, воздействуя на ФР, или разрушает его молекулы, или полимеризует. В соответствии с этим различают позитивные и негативные ФР.

При использовании негативного ФР в качестве основы для создания изоляции в виде *p-n*-перехода используется заранее подготовленная пластина монокристаллического кремния Si, легированная, например, бором *p*-типа (рис. 12.7, *а*). Процесс изготов-



Рис. 12.7. Последовательность (технологические стадии) формирования планарного изоляционного *p-n*-перехода по планарно-диффузионной технологии: ФР — фоторезистор; ФШ — фотошаблон; F — ультрафиолет

ления пластины рассмотрен выше (см. рис. 12.5).

На поверхности пластины термическим окислением кремния в кислороде или парах воды создается слой двуокиси кремния SiO_2 (рис. 12.7, *б*), который служит защитой полупроводника от внешних воздействий и для создания масок на поверхности пластины при литографии. На окисленную пластину монокристалла кремния сверху наносят слой светочувствительного вещества фоторезистора (ФР) (рис. 12.7, *в*) для проведения литографии.

Литография (от греч. *lithos* — камень и *grapho* — пишу, рисую) в электронике означает способ формирования заданного рельефа (рисунка) в слое материала. В зависимости от вида действующего излучения различают оптическую литографию, электронную литографию, рентгенолитографию и ионолитографию, осуществляемые с использованием различных чувствительных покрытий. В нашем примере используется светочувствительный материал на излучение длиной волны $\lambda = 0{,}36—0{,}45$ мкм, т.е. оптическое излучение. Такой вид литографии называют оптической или фотолитографией.

На поверхность ФР помещают фотошаблон (ФШ) (рис. 12.7, *г*) и освещают ФР через фотошаблон. *Фотошаблон* — это трафарет из стекла с прозрачными и непрозрачными для оптического излучения участками. Прозрачные участки шаблона — это заранее спроектированные места для последующего отображения на кристал-

ле, а непрозрачные места — это маски. В качестве маски, не пропускающей оптическое излучение, используют хром, оксиды хрома и др. (рис. 12.7, *г*). Шаблон может быть плотно прижат к слою фоторезистора — контактный способ, или находиться на расстоянии — проекционный способ, при котором световая энергия создает проекцию шаблона на пластину.

Освещение (экспонирование) фоторезистора производят через фотошаблон (ФШ) — маску ультрафиолетовым светом (рис. 12.7, *д*). *Экспонированные* (засвеченные) места фоторезистивного слоя через прозрачные участки фотошаблона полимеризуются и становятся нерастворимыми.

После этого незасвеченные участки фоторезистора, следовательно и неполимеризованные, растворяют кислотой и смывают. Оставшийся на освещенных участках ФР подвергают термическому дублению. Эти участки становятся нечувствительны к химическим растворителям, которые воздействуют на SiO_2. После этого растворителем, который не действует на термически обработанные участки ФР, разрушают участки SiO_2, не защищенные слоем ФР (рис. 12.7, *е*). Оставшийся на облученных участках ФР, подвергнутый термическому дублению, смывают растворителем, химически неактивным в отношении SiO_2 (рис. 12.7, *ж*).

В результате фотолитографии на пластине кремния получают маску на SiO_2 с окнами, через которые можно проводить диффузию (доноров) примесей в пластину *p*-типа.

Диффузию проводят на специальных диффузионных установках для легирования окон примесями и создания в них полупроводниковой структуры, противоположной структуре пластины. В нашем случае при структуре пластины подложки *p*-типа в окнах создается структура *n*-типа (рис. 12.7, *з*).

Таким образом, в приповерхностном слое (глубиной 1—10 мкн) пластины монокристалла кремния создаются «островки» или «карманы», окруженные *p*-областями. Если рассмотреть структуру кристалла, в которой сформировано несколько «карманов» — «островков», то можно сделать вывод о том, что каждый отдельный «островок» оказывается изолированным от соседних аналогичных «островков» обратносмещенными *n*-*p*- и *p*-*n*-переходами, что эквивалентно последовательному соединению двух встречно включенных диодов, которые и выполняют роль изоляции. На таких ост-

ровках и формируют в дальнейшем пассивные элементы (резисторы, конденсаторы).

Для формирования активных элементов (транзисторов) необходимо сформировать с помощью фотолитографии скрытый (захороненный) коллекторный слой, который, так же как и изоляция *p-n*-переходом, изолирует созданный транзистор от других элементов, созданных в едином кристалле. Таким образом, скрытый коллекторный слой является разделительным диффузионным слоем. Скрытый слой выполняет также функцию низкоомной области коллектора для сформированного биполярного транзистора. Это позволяет улучшить свойства транзистора, снижая объемное сопротивление коллектора. Скрытые слои располагаются под тем «островком», в котором будет формироваться биполярный транзистор.

Формирование «островков» со скрытым слоем осуществляется по планарно-эпитаксиальной технологии методом разделительной диффузии. Первоначальные технологические стадии создания скрытого слоя полностью аналогичны стадиям, которые были рассмотрены для создания изолирующего *p-n*-перехода: окисление, освещение и диффузия (рис. 12.8, *а—д*). Фотолитография для создания скрытого слоя производится по отдельному фотошаблону (рис. 12.8, *в*), в котором непрозрачное окно совпадает с прозрачным окном в фотошаблоне, предназначенном для формирования «карманов» (рис. 12.8, *з*), в которых при следующих технологических стадиях предусмотрено формирования структур биполярных транзисторов. На рис. 12.8, *д*, видно, что диффузия проведена только через одно окно высоколегированным n^+-кремнием. После формирования скрытого слоя растворителем удаляется слой оксидной пленки SiO_2 и проводится эпитаксиальное наращивание на поверхности подложки *p*-типа тонкого высокоомного Si — эпитаксиального слоя *n*-типа толщиной 10—15 мкм (рис. 12.8, *ж*), закрывая скрытый n^+-типа слой.

Эпитаксия — процесс наращивания монокристаллического вещества на кристалл (подложку), при котором кристаллическая структура наращиваемого слоя повторяет структуру кристалла и отличается или химическим составом и кристаллической структурой, или примесным составом, т.е. видом электропроводности.

В рассматриваемой структуре (рис. 12.8, *ж*) диффузионный высоколегированный скрытый слой и эпитаксиальный слой отличают-

ся концентрацией примеси. Эпитаксия проводится в газовой среде или в расплаве раствора путем вакуумного осаждения. Таким образом, внутри подложки сформировалась высоколегированная область соответствующего островка n^+-типа (рис. 12.8, *ж*) на глубине. Слой с n^+-электропроводностью называется скрытым слоем, потому что он закрыт эпитаксиальным слоем *n*-типа.

Высоколегированный слой с n^+-электропроводностью образует низкоомную область будущего коллектора транзисторной биполярной структуры и, следовательно, уменьшает потери мощности в области коллектора.

Затем планарно-эпитаксиальным методом проводится формирование изолирующих *p*-*n*-переходов. Вначале окисляют эпитаксиальный слой (рис. 12.8, *ж*), а затем последовательно проводятся технологические процессы фотолитографии и диффузии для формирования в эпитаксиальном слое *n*-типа изолированных «карманов», в которых будут создаваться активные и пассивные элементы (рис. 12.8, *з*—*и*). При структуре подложки *p*-типа и эпитаксиальном слое *n*-типа диффузия для формирования изолирующих *p*-*n*-переходов проводится акцепторными примесями. При этом необходимо обес-



Рис. 12.8. Последовательность (технологические стадии) формирования по планарно-эпитаксиальной технологии скрытого слоя и изоляционного *p*-*n*-перехода: ФР — фоторезистор; ФШ — фотошаблон; F — ультрафиолет

печить такую глубина диффузии, чтобы изолирующий диффузионный *p*-слой проник через эпитаксиальный слой до подложки *p*-типа. В этом случае между «островками» *n*-типа, оставшимися в эпитаксиальном слое, и кристаллом *p*-типа в ИС возникает *p*-*n*-переход, на который при работе схемы подключают напряжение обратного смещения. Для этого на кристалл постоянно подается отрицательный потенциал в несколько вольт. Кремниевый переход при обратном смещении имеет очень высокое сопротивление и выполняет функцию изоляции. Таким образом, видно, что «карманы» при планарно-эпитаксиальном методе создания изолирующих переходов образуются из структуры эпитаксиального слоя, а при планарно-диффузионном методе «карманы» образуются за счет диффузионного процесса в подложке.

При изоляции *p*-*n*-переходом с коллекторной изолирующей диффузией (КИД) не создается отдельных диффузионных разделительных областей, которые изолировали бы «карманы» от подложки. В качестве изолирующего слоя используются боковые области коллекторного слоя создаваемого транзистора. На первоначальной стадии создания изоляции *p*-*n*-переходом с коллекторной изолирующей диффузией (КИД) методом фотолитографии формируется диффузионный коллекторный слой n^+-типа на основании кристалла (на подложке) *p*-типа с низкой концентрацией примесей (рис. 12.9, *а*). Затем поверх подложки и коллекторного слоя n^+-типа наращивается тонкий эпитаксиальный слой *p*-типа (рис. 12.9, *б*), на котором по планарной технологии методом фотолитографии вскрываются «окна», через них проводят диффузию донорной примеси в тонкий *p*-слой для формирования боковых областей коллектора n^+-типа (рис. 12.9, *в*). Таким



Рис. 12.9. Последовательность (технологические стадии) формирования изоляционного «кармана» *p*-*n*-переходом с коллекторной изолирующей диффузией (КИД)

образом, в эпитаксиальном слое сформировался «карман» *p*-типа, изолированный от подложки структурой n^+-типа, которая будет использоваться как коллекторная область создаваемого транзистора. При таком способе изоляции сокращается площадь, занимаемая элементами, в 2—3 раза по сравнению с планарно-эпитаксиальной технологией. Высокая концентрация примесей в коллекторной структуре уменьшает ее сопротивление, увеличивает емкость коллектор—подложка, снижает напряжение пробоя коллекторного перехода и повышает быстродействие сформированных активных элементов в таких «карманах».

Изоляция *p-n*-переходом обладает одним существенным преимуществом — она практически не занимает дополнительный объем кристалла. Каждая область того или иного типа электропроводности выполняет свою основную функцию, и лишь взаимное расположение областей и распределение электрических потенциалов, под которыми они находятся, выбираются таким образом, чтобы между любой парой областей, которые должны быть изолированы друг от друга, образовывался *p-n*-переход, смещенный в обратном направлении.

Недостатком метода изоляции с помощью *p-n*-перехода является наличие тока утечки и емкости *p-n*-перехода, а также необходимость создания обратного смещения на изолирующий *p-n*-переход при любых схемах коммутации. Однако основным недостатком метода изоляции *p-n*-переходом стало то, что, например, под влиянием внешних помех изолирующий *p-n*-переход может оказаться под прямым смещением и начать проводить, что в свою очередь может вызвать проводящее состояние других изолирующих *p-n*-переходов. Более того, проводящий изолирующий *p-n*-переход инжектирует в соседние области неосновные носители зарядов, а это опять приводит к появлению новых проводящих *p-n*-переходов. Как правило, такой процесс неконтролируем и приводит в конечном итоге к полному разрушению микросхемы. Эти недостатки устранены в ИС с диэлектрической изоляцией элементов.

Изоляция элементов ИС диэлектриком позволяет уменьшить паразитные эффекты, присущие структурам с изоляцией *p-n*-переходом. Различают три вида диэлектрической изоляции между окнами и кремниевым кристаллом: тонкой пленкой диэлектрического слоя двуокиси кремния SiO_2 (или нитрида кремния Si_3N_4, или

окиси алюминия), диэлектрической стеклокерамикой и воздушными зазорами. При таком виде изоляции «карманы» для формирования элементов ИС могут формироваться на активных (полупроводниковых) и пассивных (диэлектрических) подложках. Изоляция «карманов» от подложки и соседних «карманов» может быть полной или частичной (выборочной).

Формирование «карманов» с полной изоляцией может выполняться на активных или пассивных подложках. Применяются два технологических способа создания полной изоляции: тонкой пленкой диэлектрика SiO_2 на кремниевой подложке по ЭПИК-процессу и на диэлектрической подложке, который может быть выполнен в двух вариантах — «кремний в диэлектрике» (КВД) и «кремний на сапфире» (КНС). ЭПИК-процесс основан на наращивании **э**питаксиального слоя (Э) по **п**ланарной технологии для **и**золяции (И) «**к**арманов» (К), что и определило название процесса — ЭПИК. При изоляции «карманов», выполненных на диэлектрической подложке, например в варианте «кремний на сапфире», тонкую изолирующую пленку диэлектрика SiO_2 дополняют изоляцией воздушными промежутками.

Формирование «карманов» с частичной изоляцией диэлектриком выполняется только на активных подложках тремя технологическими способами: изопланарным, полипланарным и по *V*-ATE-технологии.

Полипланарную технологию создания ИС называют также VIP-технологией (от англ. *V-brave*, *I-isolation*, *P-polisilicon* — изоляция V-образными канавками с поликристаллическим кремнием). Обозначение V-ATE означает, что «карманы» разделены **V**-образными канавками, формируемыми путем вертикального **а**низотропного (А) **т**равления (Т) кристалла, физические свойства которого зависят от **е**стественной (Е) анизотропии.

Анизотропия (от греч. *anisos* — неравный и *tropos* — направление) — зависимость физических свойств вещества от симметрии в структуре кристалла, и эта зависимость проявляется тем сильнее, чем ниже симметрия структуры кристалла. Причина анизотропии кристалла заключается в порядке расположения частиц, составляющих кристалл, когда расстояние между соседними частицами и силы между ними в разных направлениях различны. Ани-

зотропные свойства кристалла могут возникать как искусственно под действием упругих механических напряжений, электрических и магнитных полей, так и естественно посредством тепловых и химических воздействий на структуру кристалла, а также и при других факторах. Так, при термохимическом воздействии на кристалл в процессе травления происходит естественное разделение носителей зарядов (электронов и дырок, электронов разных длин энергетических спектров), что существенно влияет на структуру кристалла, следовательно, и на процесс протекания тока в кристалле.

Структура *V*-АТЕ основана на воздушной изоляции *V*-канавками в совокупности с обычными диффузионными изолирующими областями или изоляцией SiO_2.

Структура кристалла ИС с диэлектрической изоляцией элементов также имеет «окна» для последующего формирования в них активных и пассивных элементов. При этом пробивное напряжение увеличивается, а ток утечки и емкость уменьшаются.

Технологические операции и последовательность процессов для создания диэлектрической изоляции «карманов» для отдельных технологических способов во многом совпадают, поэтому рассмотрим некоторые варианты и способы создания изоляции «карманов».

Технология выполнения изоляции элементов ИС с полной диэлектрической изоляцией элементов тонкой пленкой диэлектрика из двуокиси кремния SiO_2 на кремниевой подложке по ЭПИК-процессу на основе планарно-эпитаксиальной технологии включает несколько этапов. Вначале на пластину монокристаллического кремния Si n^+-типа наносится при окислении маскирующая пленка SiO_2 (рис. 12.10, *а*) и с помощью фотолитографии удаляется слой SiO_2 с тех участков, на которых должны образоваться изолирующие диэлектрические слои (рис. 12.10, *б*). Затем путем травления кремниевой пластины на этих участках формируются «окна» (углубления на глубину 20—30 мкм) требуемой конфигурации (рис. 12.10, *б*). После этого пластину вновь окисляют по рельефу «окна» (рис. 12.10, *в*) и поверх слоя SiO_2 путем эпитаксии выращивают слои поликристаллического кремния — поли-Si (рис. 12.10, *г*), которые впоследствии служат подложкой. После этого сошлифовывают противоположную сторону пластины монокристаллического кремния n^+-Si до выделения легированных «островков» n^+-типа из монокристаллическо-



Рис. 12.10. Последовательность (технологические стадии) формирования по планарно-эпитаксиальной технологии диэлектрического слоя из двуокиси кремния SiO_2

го кремния Si (рис. 12.10, *д*), получая подложку из поликристаллического кремния (поли-Si) с отдельными окнами монокристаллического кремния, изолированными от подложки диэлектрическим слоем SiO_2. В полученных n^+-областях («карманах») путем фотолитографии формируют канавки глубиной около 5 мм (рис. 12.10, *е*), которые в результате эпитаксиального наращивания заполняют монокристаллическим кремнием *n*-Si с меньшей степенью легирования, чем в исходной пластине — подложке (рис. 12.10, *ж*). Монокристаллический кремний *n*-Si становится основой для формирования элементов в «карманах», а окружающий его слой n^+-Si выполняет роль скрытого слоя. После удаления маскирующей пленки SiO_2 путем сошлифовывания (рис. 12.10, *з*), так же как и при формировании элементов с изолированным *p-n*-переходом, путем серии фотолитографий и диффузий, формируют однослойные и многослойные структуры — активные и пассивные элементы, предварительно подвергая оксидированию (окислению) двуокисью кремния SiO_2 шлифованную поверхность для создания защитной пленки.

Полная изоляция элементов ИС пленкой из двуокиси кремния SiO_2 на кремниевой подложке по ЭПИК-процессу устраняет актив-

ные паразитные эффекты, примерно на два порядка уменьшаются паразитные емкости, увеличиваются допустимые напряжения пробоя, улучшаются частотные характеристики и быстродействие ИС. Однако изоляция пленкой SiO_2 ухудшает отвод тепла в подложку из-за низкой теплопроводности изолирующего слоя, поэтому ИС с «карманами», сформированными по ЭПИК-процессу, микромощные. Недостатком ЭПИК-процесса является также сложность технологии и сравнительно низкая степень интеграции. Отмеченные недостатки в ИС с полной изоляцией «карманов» позволяют устранить переход к технологическому процессу формирования «карманов» на диэлектрической подложке. Создать ИС с полной изоляцией «карманов» на диэлектрической подложке и с лучшими качественными показателями по менее сложной технологии позволяет технология, предусматривающая частичную замену изоляции SiO_2 воздушным промежутком. Примером этого может служить структура «кремний на сапфире» (КНС).

Технология выполнения изоляции элементов ИС с полной диэлектрической изоляцией элементов и с частичной заменой пленки SiO_2 воздушным промежутком КНС-структуры на сапфировой подложке основана на том, что кристаллическая структура сапфира аналогична кристаллической структуре кремния. Такое сходство структур позволяет получать тонкие (до десятков долей мкм) эпитаксиальные слои кремния с *p-n*-переходами малой площади и тем самым повысить степень интеграции и быстродействие ИС.

Подложку для КНС-структуры вырезают из монокристаллического сапфира и для снятия возникающих при резке остаточных нарушений в приповерхностном слое пластину подвергают рекристаллизации в вакууме при температуре 1600—1800 °С. На сапфировую подложку наращивают тонкий эпитаксиальный слой кремния Si способом разложения моносилана SiH_4 и добавления соответствующих химических соединений, как правило, для получения дырочной структуры электропроводности, таких как фосфин, арсин или диборан (рис. 12.11, *а*). Эпитаксиальный слой кремния Si разделяют на «карманы» способом оксидирования (прокисления) Si через маску из Si_3N_4 или травления через маску из SiO_2 (рис. 12.11, *б*). Поверхности образовавшихся «островков» — «карманов» — окисляют для создания на их стенках защитной пленки SiO_2 (рис. 12.11, *в*). В результате образуются «островки», изолированные друг от дру-



Рис. 12.11. Последовательность формирования структуры «кремний на сапфире» (КНС) с полной изоляцией «карманов» диэлектриком с частичной заменой диэлектрика воздушным промежутком

га с боковых сторон слоем SiO_2 и воздухом, а снизу — диэлектриком-сапфиром. В них обычными методами формируют структуры активных элементов ИС.

Технологические операции при создании частичной диэлектрической изоляции элементов ИС по изопланарной технологии показаны на рис. 12.12. В подложке из монокристаллического кремния Si *p*-типа, покрытой слоем защитной пленки из двуокиси кремния SiO_2, с помощью фотолитографии проводят локальную (селективную) диффузию или ионное легирование для создания области скрытого коллекторного слоя n^+-типа (рис. 12.12, *а*). Затем со всей поверхности кристалла (подложки) удаляют SiO_2 и проводят наращивание по всей поверхности подложки тонкого (1—2 мм) эпитаксиального слоя *n*-типа, на поверхности которого последовательно создают пленки SiO_2 и Si_3N_4 (рис. 12.12, *б*). Применяя фотолитографию (в сочетании с плазменным травлением), подтравливают эпитаксиальный слой на половину его толщины, создавая «канавки», после чего путем локального ионного легирования акцепторной примесью (например, бор) формируют дно вытравленного эпитаксиального слоя, создавая противоканальные области p^+-типа, расположенные в подложке между скрытыми слоями n^+-типа соседних транзисторов (рис. 12.12, *в*). Затем вытравленные «канавки» заполняют диоксидом кремния SiO_2 (в парах воды при повышенном давлении и температуре 900 °С), чтобы образовавшийся в «канавках» изолирующий слой SiO_2 достиг подложки, а сверху сравнялся с поверхностью оставшегося слоя SiO_2 над выступом (рис. 12.12, *г*). В результате этих технологических операций образуются «островки» — «карманы» *n*-типа, электрически изолированные с боковых сторон друг от друга тол-

стым слоем диоксида кремния SiO_2, а снизу — n^+-p-переходом. После образования «островков» n-типа удаляется защитный слой Si_3N_4 (защищавший поверхность «островков» от окисления в парах воды) (рис. 12.12, *г*). Поверхность слоя SiO_2 шлифуют (выравнивают) для формирования в образовавшихся островках с помощью серии фотолитографий и диффузий однослойных и многослойных структур — активных и пассивных элементов (рис. 12.12, *д*).



Рис. 12.12. Последовательность (технологические стадии) формирования по изопланарной технологии диэлектрической изоляции «карманов» слоем из двуокиси кремния

Технологические операции при создании частичной диэлектрической изоляции элементов ИС по полипланарной технологии (VIP-технологии) показаны на рис. 12.13. В подложке из монокристаллического кремния Si p-типа путем диффузии формируется скрытый коллекторный слой n^+-типа с последующим наращиванием на нем эпитаксиального слоя n-ЭС и формированием путем диффузии p-областей (рис. 12.13, *а*), которые могут быть использованы как базовые структуры транзисторов. Для проведения анизотропного травления поверхность кристалла обрабатывают для получения параллельной кристаллографической плоскости ориентации атомов с наименьшей степенью упаковки атомов в кристалле, что ускоряет анизотропное травление по плоскости. Затем поверхность эпитаксиального слоя n-ЭС и диффузионных p-областей покрывают защитной пленкой SiO_2 и методом фотолитографии производится анизотропное вертикальное травление изолирующих областей вниз и в сторону. При этом образуются четкие V-образные канавки с углом 54° (рис. 12.13, *б*). По окончании трав-



Рис. 12.13. Последовательность формирования «карманов» с частичной изоляцией диэлектриком по полипланарной технологии (VIP-технологии)

ления оставшиеся области защитного окисла удаляются, а поверхность образовавшегося рельефа с V-образными канавками последовательно покрывают тонким изолирующим слоем SiO_2 (рис. 12.13, *в*). Канавки заполняют способом эпитаксии поликристаллическим кремнием Si (рис. 12.13, *г*), излишки которого впоследствии сошлифовывают, а поверхность полируют (рис. 12.13, *д*), что облегчает дальнейший процесс создания в «карманах» активных и пассивных элементов.

Технологические операции при создании частичной диэлектрической изоляции элементов ИС по V-ATE-технологии показаны на рис. 12.14. Начальные операции по V-ATE-технологии (рис. 12.14, *а—в*) практически полностью аналогичны операциям по VIP-технологии (см. рис. 12.13, *а—в*). Поверх покрытия рельефа с V-образными канавками тонким изолирующим слоем SiO_2 (рис. 12.14, *в*) создается слой из нитрида кремния Si_3N_4, который служит надежной защитой кристалла от окисления (рис. 12.14, *г*). Таким образом, образовавшиеся «карманы» *p*-типа изолированы друг от друга диэлектрической изоляцией слоя пленки SiO_2 и защитного слоя пленки Si_3N_4, а также воздушным промежутком в виде V-канавки.

Технология выполнения диэлектрической изоляции в ИС — более сложная и трудоемкая, а степень интеграции меньше, чем при изоляции *p-n*-переходом. Структура с частичной диэлектри-

ческой изоляцией в ИС обладает бóльшими паразитными эффектами по сравнению с полной диэлектрической изоляцией, что ограничивает применение такой технологии. Однако интегральные схемы с диэлектрической изоляцией (полной и частичной) по многим параметрам превосходят микросхемы с изоляцией *p-n*-переходом. При изоляции поликристаллическим кремнием не образуются паразитные (незапланированные) транзисторные структуры, которые в ряде случаев существенно влияют на общие параметры элементов ИС. При диэлектрической изоляции заметно уменьшаются токи утечки на подложку и паразитные емкости. Однако процент выхода годных структур при диэлектрической изоляции существенно ниже, чем при изоляции *p-n*-переходом, за счет деформации кремниевых пластин при выращивании SiO_2. Это объясняется различием коэффициентов расширения кремния и двуокиси кремния. Поэтому, несмотря на ряд недостатков ИМС с изоляцией *p-n*-переходом, эта технология используется наиболее широко из-за процента выхода годных структур и простоты процессов изготовления ИС.



Рис. 12.14. Последовательность формирования «карманов» с частичной изоляцией диэлектриком и воздушным зазором по V-ATE технологии

При комбинированной изоляции элементы ИС, сформированные в «карманах», т.е. сами «карманы», у их основания со стороны подложки изолируются обратносмещенными *p-n*-переходами, а с боковых сторон диэлектриком. Боковая изоляция достигается либо путем локального (частичного) сквозного прокисления эпитаксиального слоя (изопланарная технология), либо путем протравливания в эпитаксиальном слое V-образных канавок с последующим запол-

нением их высокоомным поликристаллическим кремнием (полипланарная технология). Комбинированная изоляция элементов в ИС сочетает технологичность изоляции *p-n*-переходом и высокое качество изоляции диэлектриком в наиболее уязвимых местах — в приповерхностном слое и с боков.

12.5.5. Методы формирования активных и пассивных элементов и компонентов в полупроводниковых (монолитных) ИМС

Активные элементы и компоненты в полупроводниковых (монолитных) ИМС формируются внутри (в приповерхностном слое) и на поверхности полупроводниковой подложки, называемой кристаллом.

Действие активных элементов в ИМС основано на физических явлениях в *p-n*-переходах (биполярные структуры) и в областях кристалла (униполярные структуры). В качестве активных элементов ИС используются транзисторные структуры, сформированные в «карманах» монокристаллической пластины кремния (подложка) методами планарной или планарно-эпитаксиальной технологии. Транзисторы стали основными элементами ИМС, так как занимают меньшую площадь и наиболее экономичны в изготовлении по сравнению с пассивными элементами. Транзисторы ИМС различаются по структуре и принципу действия — биполярные и униполярные (полевые) транзисторы. Используя свойства транзисторов, можно заменить отдельные пассивные элементы транзисторными структурами.

Биполярные транзисторы ИМС являются наиболее распространенными активными элементами, и, как правило, изготавливаются транзисторы типа *n-p-n*, так как имеют лучшие электрические параметры и технологические преимущества по сравнению с *p-n-p*-транзисторами. В *n-p-n*-транзисторах меньше время пролета неосновных носителей в базе. В этом причина их лучших частотных и усилительных свойств.

Технологические преимущества *n-p-n*-структур объясняются большей растворимостью в кремнии донорной примеси, по сравнению с акцепторной, поэтому эмиттеры *n-p-n*-транзисторов ИС содержат больше примесей, что увеличивает коэффициент инжекции эмиттерного перехода и коэффициент передачи тока. Однако в многих схемах биполярных ИМС требуются не только *n-p-n*, но и *p-n-p*-транзисторы, при формировании которых в едином тех-

нологическом цикле с основными *n-p-n*-транзисторами возникают проблемы.

Структура интегрального транзистора отличается от структуры дискретного транзистора способом изоляции от подложки и способом токоотвода от коллекторной области, который обычно в ИМС создается на верхней поверхности кристалла. Транзисторные структуры, как было рассмотрено выше, формируются в «карманах»-«островках», имеющих разные технологии изоляции от кристалла (подложки), что и определяет различные методы и технологические приемы для последующего формирования в них транзисторных структур. Некоторые из них мы рассмотрим ниже.

Транзисторные структуры биполярных n-p-n-транзисторов ИС с изоляцией p-n-переходом и скрытым коллекторным слоем n^+-типа формируются в «карманах» по планарно-эпитаксиальной технологии. Рассмотрим формирование транзисторной структуры (рис. 12.15) на примере сформированного «кармана», показанного на рис. 12.8, *и* (фрагмент обведен кружком). Базовая область транзистора *p*-типа создается в изолированном «кармане» *n*-типа через окна, полученные с помощью фотолитографии. Через эти окна методом диффузии вводятся акцепторные примеси (рис. 12.15, *б*). В качестве акцепторной примеси используется бор. Затем диффузией донорных примесей через соответствующие окна, полученные также очередным методом фотолитографии, создается эмиттерная область транзистора (рис. 12.15, *в*). Донорной примесью чаще всего служит фосфор, позволяющий получить низкоомный n^+-слой. В следующем цикле фотолитографии для коллекторной области транзистора создают невыпрямляющий контакт n^+-типа методом дополнительного легирования приконтактного эпитаксиального слоя коллекторной области для создания вывода от него (рис. 12.15, *г*). Такое дополнительное легирование позволяет избежать образования выпрямляющего перехода Шоттки при контакте вывода из алюминия с *n*-слоем коллектора.

На этом цикле заканчивается процесс формирования транзисторной структуры ИС и начинается процесс формирования контактирующих площадок для присоединения внешних выводов, т.е. металлизация.

Металлизация, так же как и все циклы, начинается с процесса окисления SiO_2 всей поверхности сформированных элементов и с



Рис. 12.15. Основные этапы формирования планарно-эпитаксиального *n-p-n*-транзистора в «карманах» с изоляцией *p-n*-переходом и скрытым слоем

помощью фотолитографии создаются окна под контакты ко всем областям транзистора. После этого на всю поверхность пластины осаждением в вакууме наносится пленка алюминия толщиной до 1 мкм, которая через окна в слое SiO_2 образует контакт с элементами транзистора: коллектор (К), эмиттер (Э), база (Б) и подложка (П). Все контактные выводы создаются на одной стороне кристалла, что в дальнейшем позволит по заданному схемному решению соединить элементы в определенную схему (рис. 12.15, *г*).

Таким образом, проводя несколько циклов окисления, фотолитографии, диффузии примесей, можно получить в приповерхностном слое подложки (кармане») транзисторную структуру.

Транзисторные структуры биполярных n-p-n-транзисторов с диэлектрической изоляцией и скрытым коллекторным слоем n^+-типа формируются в «карманах» по полипланарной технологии (VIP-технологии). Рассмотрим формирование транзисторной структуры (рис. 12.16) на примере сформированного «кармана», показанного на рис. 12.13, *д*. Эмиттерная область транзистора n^+-типа создается методом фотолитографии в *p*-области, сформированной в эпитаксиальном слое *n*-типа, при диффузии донорных примесей через соответствующие окна (рис. 12.16, *а*). В качестве коллекторной области используется структура эпитаксиального слоя (*n*-ЭС) *n*-типа в изолированном «кармане».

В поверхностном слое коллекторной структуры в циклах фотолитографии за счет дополнительного легирования донорной примесью создается небольшая область n^+-типа (рис. 12.16, *б*), через которую в дальнейшем выполняется соединение с контактирующими металлизированными площадками, позволяющими соединять отдельные элементы ИС между собой. При структурном соединении полупроводника n^+-типа с металлом образуется невыпрямляющее контактное соединение, т.е. не возникает электронно-дырочный переход на контактном выводе, что позволяет избежать образования выпрямляющего перехода Шоттки при контакте вывода из алюминия с *n*-слоем коллектора. Базовой областью транзистора служит структура *p*-типа, сформированная в эпитаксиальном слое *n*-типа при создании изолирующих «карманов» (рис. 12.16, *б*).



Рис. 12.16. Основные этапы формирования полипланарного *n-p-n*-транзистора в «карманах» с диэлектрической изоляцией и скрытым слоем

Таким образом, в результате проведения нескольких циклов фотолитографии создается транзисторная структура. Последующий цикл фотолитографии, которому предшествует процесс окисления поверхности «кармана» оксидом кремния SiO_2, необходим для вскрытия окон к областям базы, эмиттера и коллектора (рис. 12.16, *в*). В образовавшиеся окна методом напыления в вакууме наносят слой металла (чаще всего алюминий), формируя контактирующие площадки для внешних соединений транзисторной структуры в ИС, т.е. проводится металлизация (рис. 12.16, *в*).

Особый интерес представляет структура биполярного транзистора, сформированного по изопланарной технологии, в котором все боковые поверхности коллектора изолированы слоем SiO_2



Рис. 12.17. Основные этапы формирования изопланарного *n-p-n*-транзистора в карманах с диэлектрической изоляцией и скрытым слоем

(рис. 12.17). Процесс создания такого транзистора *n-p-n*-типа рассмотрим на основе сформированной структуры «кармана» с диэлектрической изоляцией (см. рис. 12.12, *д*), показанной на рис. 12.17, *а*. В процессе фотолитографии путем диффузии в одном из «карманов» формируется коллекторная область транзистора (n^+-Si), а в соседнем «кармане» — базовая область транзистора *p*-типа (рис. 12.17, *б*). В базовой области *p*-типа формируется путем диффузии эмиттерная область транзистора n^+-типа (рис. 12.17, *в*). В последующих циклах фотолитографии вскрываются окна к областям базы, эмиттера и коллектора, в которые методом напыления в вакууме наносят слой металла, формируя контактирующие площадки для внешних соединений транзисторной структуры в ИС (рис. 12.17, *г*).

Так создается транзисторная структура, в которой область коллектора отделена от базы и эмиттера слоем SiO_2 и связана лишь через диффузионную n^+-область, а донная часть коллектора изолирована от подложки обратносмещенным *p-n*-переходом. Созданная транзисторная структура представляет собой пример вертикальной структуры транзистора, в которой движение зарядов происходит перпендикулярно поверхности кристалла, в отличие от ранее рассмотренных структур, в которых в основном носители зарядов перемещаются горизонтально.

Из анализа методов создания структур биполярного транзистора *n-p-n*-структуры в изолированных «карманах» ИС с разными способами изоляции «карманов» видно, что практически каждый метод имеет свои отличительные особенности по формированию от-

дельных областей транзистора, обусловленные особенностями построения «карманов».

Во многие схемах биполярных ИС требуются не только *n-p-n*-, но и *p-n-p*-транзисторы, при формировании которых в едином технологическом цикле с основными *n-p-n*-транзисторами возникают проблемы. Существует четыре вида структур *p-n-p*-транзисторов в биполярных ИС: паразитные вертикальные транзисторы, горизонтальные транзисторы, вертикальные транзисторы и транзисторы структуры «кремний на сапфире» (структура КНС). Технологические методы создания *p-n-p*-транзисторов аналогичны методам создания *n-p-n*-транзисторов.

Паразитные вертикальные p-n-p-транзисторы ИС имеют общий коллектор для всех транзисторных структур (рис. 12.18), что ограничивает их применение, так как в отдельных случаях отсутствует изоляция «карманов», в которых созданы транзисторы. Это заключение основано на том, что между двумя соседними транзисторными структурами создаются паразитные тиристоры p_1-n_1-p_3-n_2 и n_1-p_3-n_2-p_2, которые при нормальной работе заперты, т.е. обеспечивают изоляцию между «карманами», но при попадании помех может произойти нежелательное открытие паразитных тиристоров и непредусмотренное соединение транзисторов между собой. Применение *p-n-p*-транзисторов ограничено также из-за малого коэффициента усиления по току, что объясняется большой шириной базы и слабым легированием эмиттера.



Рис. 12.18. Паразитный вертикальный *p-n-p*-транзистор: *а* — структура; *б* — транзисторная эквивалентная схема

Горизонтальные p-n-p-транзисторы применяются наиболее широко, так как слой *n*-базы (рис. 12.19) — эпитаксиальный, поэтому в ней отсутствует внутреннее ускоряющее поле. Поскольку база



Рис. 12.19. Горизонтальный *p-n-p*-транзистор: *а* — структура; *б* — транзисторная эквивалентная схема

является общей для всех структур транзисторов, то исключается образование паразитных тиристоров, что обеспечивает надежную изоляцию «карманов» между собой. Перемещение дырок в структуре происходит в горизонтальной плоскости подложки от базы к коллектору, что способствует ускорению движения носителей зарядов и, следовательно, повышению качественных показателей транзисторов. Однако горизонтальные *p-n-p*-транзисторы обладают худшими параметрами по сравнению с *n-p-n*-транзисторами из-за паразитных эффектов, которые возникают за счет образования вертикальных паразитных транзисторов структур p_1-*n-p* и p_3-*n-p*, если считать структуру p_2-*n-p* как основной горизонтальный транзистор. В структуры паразитных транзисторов ответвляется часть тока из основной структуры транзистора.

Вертикальные p-n-p-транзисторы создаются в пятислойной p^{++}-n^{+}-*p-n-p*-структуре с сильно легированным слоем p^{++}-эмиттера (рис. 12.20), что очень сложно реализовать при диффузионном способе введения примесей, но исключает образование паразитных структур, нарушающих изоляцию транзисторных структур друг от друга за счет образования изолирующей n_1^{+}-p_2-n_2-структуры.

Вертикальные p-n-p-транзисторы структуры КНС («кремний на сапфире») формируются в «островках», созданных поверх сапфировой подложки (рис. 12.21). За основу берут сапфировую подложку, на которой наращивают слой кремния *p*-типа для создания коллекторных областей. Выращенный слой *p*-типа методом травления разделяют на отдельные «островки», в которых за счет нескольких циклов фотолитографии формируется *p-n-p*-структура биполярного транзистора.



Рис. 12.20. Вертикальный *p-n-p*-транзистор: *а* — структура; *б* — транзисторная эквивалентная схема



Рис. 12.21. Вертикальный *p-n-p*-транзистор структуры КНС: *а* — структура; *б* — транзисторная эквивалентная схема

Униполярные транзисторы все больше вытесняют в ИС биполярные транзисторы. Это объясняется важным преимуществом этих транзисторов, в частности их высоким входным сопротивлением и простотой устройства, возможностью выполнять функции транзисторов, резисторов и конденсаторов. В ИМС применяются униполярные транзисторы с управляющим *p-n*-переходом и изолированным затвором от канала (МДП- или МОП-транзисторы). Особенно широкое применение получили транзисторы МДП (МОП)-структуры с индуцированным каналом из-за простоты изготовления, высокой степени интеграции элементов ИС, резкого

снижения паразитных связей между элементами и повышенной помехоустойчивости.

Униполярные (полевые) транзисторы с управляющим p-n-переходом представляют собой приборы, в которых управляющая область — затвор — образует *p-n*-переход с областью канала. Такие *p-n*-переходы формируются технологическими способами, используемыми при изготовлении ИМС на биполярных транзисторах. Структура полевого транзистора формируется в ИС, так же как и биполярный транзистор, в изолированном «кармане». Рассмотрим формирование



Рис. 12.22. Схема формирования полевого (униполярного) транзистора с управляющим *p-n*-переходом в «кармане», изолированном *p-n*-переходом по планарно-эпитаксиальной технологии

полевого транзистора с управляющим p-n-переходом в «кармане» ИС, созданном по планарно-эпитаксиальной технологии с изоляцией p-n-переходом (см. рис. 12.8). Однако создание полевых транзисторов в эпитаксиальном слое «кармана» со скрытым слоем n^+-типа связано с усложнением технологических процессов. Поэтому структуры полевых транзисторов, как правило, формируются в «карманах» без скрытого слоя (рис. 12.22, *а*). Эпитаксиальный слой n-типа в «кармане» является каналом полевого транзистора, в котором создается область затвора p-типа методом диффузии или наращиванием нового эпитаксиального слоя p-типа (рис. 12.22, *б*). В эпитаксиальном слое создаются так же контактирующие области n^+-типа для омических контактов стока и истока, что исключает образование электронно-дырочного перехода при создании металлических контактных выводов. В следующем цикле фотолитографии методом напыления в вакууме наносится слой металла (алюминий) для формирования контактирующих площадок, используемых для внешних соединений транзисторной структуры в ИС (рис. 12.22, *в*). Для изготовления полевых транзисторов с управляющим p-n-переходом и каналом p-типа в подложке p-типа необходимо в изолированном «кармане» создавать дополнительный «карман» n-типа, в котором формируются области истока, стока и затвора (рис. 12.23).



Рис. 12.23. Полевой транзистор с управляющим p-n-переходом и каналом p-типа в дополнительном «кармане» n-типа

Униполярные транзисторы с изолированным затвором от канала (МДП- или МОП-транзисторы) изготавливают также по планарной технологии с применением методов, аналогичных методам изготовления ИМС на биполярных транзисторах с изоляцией элементов от подложки с помощью p-n-переходов. Особенно просто изготавливаются МОП-транзисторы с индуцированным каналом n-типа (рис. 12.24). Для создания МОП-транзисторов с индуцированным каналом n-типа при фотолитографии необходимо создать методом диффузии или ионного легирования области n^+-типа для



Рис. 12.24. Схема формирования полевого транзистора МОП-структуры с индуцированным каналом *n*-типа в подложке *p*-типа

истока и стока (рис. 12.24, *а*). На переходах между этими областями и подложкой поддерживается напряжение обратного смещения и таким образом изолируются транзисторные структуры от кристалла и друг от друга и канал от кристалла. Сверху вся поверхность подвергается окислению оксидом кремния SiO_2 для создания межслойной изоляции затвора от канала. В оксидной пленке на участке от области истока до области стока способом фотолитографии создается пленка поликристаллического кремния для снижения поверхностного сопротивления с металлизированным выводом затвора (рис. 12.24, *б*). Поликристаллический кремний в структуре МОП-транзистора является структурой затвора и в отдельных случаях может быть заменен металлом (Al, Mo, Cr). После создания структурной пленки затвора вся поверхность вновь покрывается защитной пленкой, а затем методом фотолитографии вскрываются окна под контакты к областям стока, истока и затвора, которые напылением заполняются алюминием (рис. 12.24, *в*).



Рис. 12.25. Полевой транзистор МОП-структуры с индуцированным каналом *p*-типа в подложке *p*-типа

Несколько сложнее изготовление в подложке *p*-типа МОП-транзистора с каналом *p*-типа, так как для подобного транзистора в основном «кармане» необходимо сначала сделать дополнительный «карман» *n*-типа, в котором уже и формируются области истока, стока и затвора (рис. 12.25).

Униполярные транзисторы с управляющим *p-n*-переходом и изолированным затвором от канала с каналом *p*-типа могут создаваться и в подложке *n*-типа, что исключает необходимость создания дополнительного «кармана», следовательно, и упрощает технологический процесс.

Технология изготовления МОП-транзисторов непрерывно совершенствуется, и в настоящее время существует насколько различных типов структур таких транзисторов. Однако основные принципы их формирования и работы остаются прежними.

Комплементарные структуры биполярных и МОП (МДП)-транзисторов (КМОП или КМДП-структуры) представляют собой пары *p-n-p* и *n-p-n* транзисторов или МОП-транзисторов с *n*- и *p*-каналами на одном кристалле (подложке).

Комплементарные структуры изготавливают на одной подложке в отдельных, изолированных от подложки (*p-n*-переходом или диэлектрической пленкой) «карманах». Комплементарные биполярные транзисторы формируются в виде горизонтальной и вертикальной структур. В транзисторах с горизонтальной структурой (рис. 12.26, *а*) эмиттер, база и коллектор расположены в одной горизонтальной плоскости кристалла, поэтому инжектируемые в базу носители зарядов перемещаются параллельно поверхности кристалла. Такие транзисторы называются торцевыми. В вертикальных структурах (рис. 12.26, *б*) база располагается под эмиттером, а инжектируемые в базу носители зарядов перемещаются перпендикулярно поверхности кристалла.

Комплементарные МОП-транзисторы с разными типами каналов изготавливаются в соответствии с рассмотренными выше технологиями. Применяются транзисторы с индуцированным каналом. Структура формируется на слаболегированной подложке пластины *p*-типа из кремния (рис. 12.27), причем *n*-канальный транзистор формируется непосредственно в подложке, а *p*-канальный формируется в дополнительной области-«кармане» *n*-типа (*8*) толщиной 3—4 мкм, которая сформирована в подложке с помощью ионного легирования (рис.12.27). В транзисторах создан поликремниевый затвор *5*, изолированный от структуры канала и закрытый сверху оксидом кремния SiO_2. Между истоком и стоком в транзисторе с каналом *p*-типа создан слой *4*, легированный акцепторными примесями, а в транзисторе с каналом *n*-типа создан слой *3*, легированный



Рис. 12.26. Комплементарные структуры биполярных транзисторов: *а* — горизонтальные с изоляцией «карманов» *p-n*-переходом; *б* — вертикальные с изоляцией «карманов» диэлектриком



Рис. 12.27. Комплементарные структуры МОП-транзисторов: *1* — вывод от «кармана»; *2* — вывод от подложки; *3* — слаболегированный слой акцепторами *p*-типа; *4* — слаболегированный слой донорами *n*-типа; *5* — поликремниевый затвор; *6* — противоканальные слои; *7* — разделительная изоляция транзисторов диэлектриком; *8* — дополнительный «карман»

донорными примесями. Транзисторы разделяются углубленными областями из окисла *7*, с находящимися под ними противоканальными слоями *6* p^+-типа. Для создания омического контакта от

«кармана» *n*-типа сформирована высоколегированная область n^+-типа, которая контактирует с металлическим выводом *1*, и аналогичная высоколегированная область *p*-типа создана для вывода от подложки *2*.

КМОП-структуры можно формировать и по КНС-технологии. Транзисторы формируются в тонкой кремниевой пленке, нанесенной на диэлектрическую сапфировую подложку, имеющую кристаллическую решетку, близкую к кремнию (рис. 12.28). Локальным окислением создаются проходящие насквозь боковые слои диоксида кремния SiO_2, в результате чего образуются «островки»-«карманы» кремния. После травления «островков» в одном из них проводят диффузию доноров, в другом — диффузию акцепторов формируют отдельные транзисторы. В «кармане» *n*-типа формируют транзистор с каналом *p*-типа, а в «кармане» *p*-типа — транзистор с каналом *n*-типа. В «карманах» формируются высоколегированные структуры истока и стока. Для транзистора с каналом *n*-типа — области истока и стока n^+-типа, а для транзистора с каналом *p*-типа — области истока и стока p^+-типа. Поликремниевый затвор *1* транзисторов сформирован в изоляционном слое диоксида кремния в промежутке между областями истока и стока и сверху также изолирован. После окисления и металлизации затворов получают комплементарные структуры МОП-транзисторов с каналами *n*- и *p*-типа (рис. 12.28).

Комплементарные структуры позволяют улучшить характеристики ИМС, увеличить плотность размещения элементов, уменьшить токи утечки и потребляемую мощность, облегчить соединение и согласование отдельных элементов. Перспективны монолитные



Рис. 12.28. Комплементарные структуры МОП-транзисторов по КНС-технологии: *1* — поликремниевый затвор; *2* — низколегированный слой «кармана» *p*-типа; *3* — низколегированный слой «кармана» *n*-типа

ИМС, на одном кристалле которых получены комплементарные структуры биполярных и МОП-транзисторов.

Известно, что в отличие от биполярных транзисторов полевые транзисторы имеют значительно большее входное сопротивление и меньший уровень шумов, но уступают им по быстродействию и занимают бóльшую площадь. Поэтому полевые транзисторы применяются во входных каскадах аналоговых ИМС, а в остальных каскадах используют биполярные транзисторы. Поэтому возникает необходимость формирования на одном кристалле биполярных и полевых транзисторов в основном с управляющим *p-n*-переходом.

На рис. 12.29 показана структура, созданная по изопланарной технологии и содержащая биполярный *p-n-p*-транзистор и полевой транзистор с каналом *p*-типа. Конструкция биполярного транзистора аналогична конструкции, приведенной на рис. 12.17, *г*. Истоком и стоком полевого транзистора служат области p^+-типа, полученные методом ионного легирования бором одновременно с формированием области пассивной базы биполярного транзистора. Каналом является область *p*-типа, создаваемая специальным легированием бором. Дозу легирования канала подбирают таким образом, чтобы канал формировался на некотором удалении от поверхности, а над ним сохранялась область *n*-типа, которая, как и расположенная под каналом область *n*-типа (эпитаксиальный слой), выполняет функции затвора.

Благодаря тому, что канал не соприкасается с поверхностью полупроводника, снижается уровень шумов, увеличиваются подвижность дырок в канале и крутизна транзистора. Контактная n^+-область



Рис. 12.29. Структуры биполярного *n-p-n*-транзистора и полевого транзистора с управляющим *p-n*-переходом и каналом *p*-типа на одном кристалле

затвора, как и коллекторная контактная область биполярного транзистора, используется для создания омического контакта к более высокоомному эпитаксиальному слою *n*-типа. Скрытый слой *n*-типа в структуре полевого транзистора необходим для уменьшения сопротивления области затвора и улучшения его частотных характеристик.

Диоды (транзисторы в диодном включении). В зависимости от назначения ИМС к электрическим характеристикам диодов предъявляются разные требования, такие как уменьшение рассеиваемой мощности, повышенная помехоустойчивость, малая инерционность, малое или большое время рассасывания и т.д. Ранее в полупроводниковых (монолитных) ИС, так же как биполярные транзисторы, выполнялись и диоды в виде структуры из двух областей с разным типом электропроводности, т.е. в виде обычного *p-n*-перехода. В последнее время в качестве диодов стали применять биполярные транзисторы в диодном включении. Это оказалось удобным для производства из-за упрощения технологического процесса и экономичности. В зависимости от назначения и предъявляемых требований к диодным структурам применяют пять возможных вариантов схем диодного включения транзисторов, в основном *n-p-n*-транзисторов. Причем в зависимости от варианта включения получают диоды с различными параметрами. К основным параметрам интегральных диодов на основе транзисторов в диодном включении относятся: обратный ток $I_{\text{обр}}$ при заданном напряжении обратного смещения, напряжение прямого смещения $U_{\text{пр}}$ при заданном прямом токе, напряжение пробоя $U_{\text{проб}}$, емкость диода $C_{\text{д}}$ и время переключения диода из открытого состояния в закрытое $t_{\text{в}}$.

Варианты структур биполярных транзисторов в диодном включении и их эквивалентные схемы показаны на рис. 12.30. На схемах приняты следующие условные обозначения:

– области структуры транзистора в диодном включении, обозначенные буквами К — коллектор, Б — база и Э — эмиттер, входят в обозначение и диодной структуры (диода), полученной при диодном включении транзистора;

– при объединении двух областей структуры транзистора в одну диодную структуру буквы, обозначающие эти области, пишутся слитно;



Рис. 12.30. Варианты структур биполярных транзисторов в диодном включении и их эквивалентные схемы включения

– буква или две объединенные буквы, составляющие диодную структуру, записываются через дефис;

– буква или две объединенные буквы, составляющие анод диодной структуры, записываются до дефиса, т.е. слева от дефиса, а буква или две объединенные буквы, составляющие катод диодной структуры, записываются справа от дефиса, т.е. после дефиса.

На рис. 12.30, *а*, показан вариант использования эмиттерного перехода при замкнутом коллекторном переходе, т.е. вариант БК-Э. В таком диоде (диодном включении транзистора, обозначаемом БК-Э) время восстановления, т.е. время переключения из открытого состояния в закрытое, имеет наименьшее значение, так как накопление носителей зарядов может происходить лишь в очень тонкой базовой области. Накопление носителей зарядов в коллекторной области исключается из-за шунтирования коллекторного перехода, благодаря чему диод обладает высоким быстродействием. В варианте Б-Э (рис. 12.30, *б*) также используется эмиттерный переход, но коллекторный переход разомкнут. В результате быстродействие диода снижается, так как носители зарядов могут накапливаться в области коллектора, что увеличивает время переключения. Сравнивая эти варианты включения, можно заключить, что диодные схемы БК-Э и Б-Э имеют оптимальные данные по всем параметрам: минимальная емкость, минимальный обратный ток, очень малое допустимое напряжения пробоя.

Вариант Б-ЭК (рис. 12.30, *в*) с параллельным соединением обоих переходов имеет максимальное время переключения $t_в$ и такое же малое пробивное напряжение, как и в первых двух вариантах. Однако в данном варианте увеличиваются максимально допустимый прямой ток и суммарная барьерная емкость. Чаще всего используются варианты БК-Э и Б-Э.

Вариант БЭ-К (рис. 12.30, *г*), с закороченными базой и эмиттером и вариант Б-К (рис. 12.30, *д*) с использованием одного коллекторного перехода по времени переключения и емкости примерно равноценны варианту Б-Э, но имеют более высокое пробивное напряжение (так как коллекторный переход обладает бóльшим сопротивлением), большой допустимый обратный ток и большой прямой ток.

Сравнивая варианты диодного включения транзистора, можно заключить, что диодные схемы БК-Э и Б-Э имеют оптимальные параметры, кроме допустимого напряжения пробоя. Для каждого варианта диодного включения биполярного транзистора на рис. 12.30 приведены их эквивалентные схемы, на которых, кроме основного транзистора в диодном включении, показан и паразитный транзистор $VT_п$ (на рис. 12.30 показан штриховой линией). Структура паразитного транзистора создается во взаимодействии

областей основной структуры с подложкой. Паразитный транзистор имеет структуру *p-n-p*-типа, отличную от структуры основного транзистора, и при подключении положительного потенциала к подложке относительно анода диодной структуры изолирует основную структуру от других элементов ИМС.

Некоторые из рассмотренных вариантов диодов применяются в качестве стабилитронов. Для получения стабильного напряжения $U_{ст}$ = 5—10 В используется вариант БЭ-Э при напряжении обратного смещения в режиме электрического пробоя, а если нужно получить стабильное напряжение $U_{ст}$ = 3—5 В, применяют вариант Б-Э.

В биполярных ИС широко применяются стабисторы, напряжение стабилизации которых при прямом смещении составляет 0,7 В. В качестве стабистора используются один или несколько диодов БК-Э, включенных последовательно. Температурный коэффициент напряжения (ТКН) в таких стабисторах составляет единицы милливольт на кельвин. Наименьший ТКН получают при последовательном встречном соединении двух диодов n^+-p. По структуре такие диоды аналогичны транзистору с двумя эмиттерными областями (рис. 12.31). Один из диодов работает в режиме электрического пробоя, а другой — при прямом смещении. Поскольку ТКН при прямом и обратном смещениях имеет разные знаки (положительный и отрицательный ТКН), то проявляется эффект компенсации и результирующий ТКН примерно равен 1 мВ/К.



Рис. 12.31. Структура стабилитрона на основе биполярного транзистора из двух диодов

Пассивные элементы в полупроводниковых (монолитных) ИМС формируются так же, как и активные элементы внутри и на поверхности полупроводниковой подложки, называемой кристаллом. В ИМС используются диффузионные пассивные элементы, элементы на основе МДП (МОП)-структур и пленочные, к которым относятся резисторы, конденсаторы и индуктивные элементы.

Резисторы являются наиболее распространенными пассивными элементами. Из-за низкого удельного сопротивления полупроводниковых слоев резисторы занимают большую площадь на кристал-

ле. Поэтому микросхемы проектируют так, чтобы число резисторов было минимальным, а их сопротивления — небольшими (обычно менее 10 кОм). Аналоговые ИМС содержат, как правило, больше резисторов, чем цифровые. Во многих цифровых микросхемах (например, на полевых транзисторах) резисторы отсутствуют — вместо них используются транзисторы. Полупроводниковые резисторы имеют сильную температурную зависимость и большой технологический разброс сопротивления. Иногда вместо полупроводниковых резисторов применяются тонкопленочные резисторы с лучшими параметрами, но тогда технологический процесс усложняется.

В полупроводниковых ИМС применяются резисторы, которые могут быть изготовлены различными способами: диффузионные, ПИНЧ-резисторы (пережатые), на основе *p-n*-перехода или МОП-структуры.

В монолитных ИМС наибольшее распространение получили диффузионные резисторы, представляющие собой созданные внутри кристалла области с тем или иным типом электропроводности методом локальной диффузии примеси в кристалл или методом эпитаксии на общей поверхности кристалла (подложки) ИМС. От других элементов диффузионные резисторы, так же как и активные элементы, изолируются либо *p-n*-переходами, либо диэлектриком, т.е. формируются в изолированных «карманах». Сопротивление диффузионного резистора зависит от длины, ширины и толщины области, выполняющей роль резистора, и от удельного сопротивления, т.е. от концентрации примесей.

Для создания диффузионных резисторов используют одну из областей транзисторной структуры — эмиттер, базу или коллектор. Таким образом, используя технологии формирования структуры биполярного транзистора, создают резисторы, как пассивные элементы ИС. При этом, если резисторная структура создается в базовом слое транзистора *n-p-n*-типа, то получают диффузионный резистор *p*-типа. Резисторы в базовых областях создаются в основном *p*-типа с сопротивлением 20—50 кОм, но могут быть созданы и с сопротивлением более 50 кОм, однако резисторы с таким номиналом имеют низкую стабилизацию температурных параметров (ТКС).

На рис. 12.32, *а*, показана структура резистора, сформированная по изопланарной технологии в базовой области, которая аналогична базовой области транзисторной структуры *p-n-p*-типа. При этом



Рис. 12.32. Диффузионный резистор полупроводниковой ИС в базовом слое: *а* — структура; *б* — вид сверху пластины резистивного слоя; *в* — зигзагообразная форма (меандр) резистивного слоя; *г* — эквивалентная схема (p_1-n-p_2 — паразитный транзистор, паразитные емкости и резисторы)

в структуре резистора отсутствует эмиттерная область, т.е. не формируется транзистор. Резисторный слой выполняется в виде полоски (рис. 12.32, *б*), а для повышения сопротивления сформированного резистора можно увеличивать расстояние между его выводами $Б_1$ и $Б_2$, т.е. длину полоски (*а*), или придать ей зигзагообразную форму в виде меандра (рис. 12.32, *в*), а для уменьшения сопротивления можно увеличить ширину (*в*) полоски резисторного слоя (рис. 12.32, *б*). Полоска резисторного слоя изолирована в горизонтальной плоскости от других элементов ИС углублениями диоксида кремния (SiO_2), чтобы ток протекал только по резисторному слою *p*-типа, а для исключения протекания тока через глубинные слои необходимо подключить напряжение обратного смещения между выводом подложки и коллектора. В этом случае создается изоляция *p*-*n*-переходом резисторного слоя от подложки. В таком варианте резистор является самостоятельным элементом ИС, который с помощью его контактных металлизированных выводов ($Б_1$ и $Б_2$) может быть соединен с другими элементами ИС. Создание резистора как самостоятельного элемента уменьшает плотность упаковки элементов в ИМС.

Для повышения плотности упаковки элементов ИС создают функционально-интегрированные структуры, в которых резисторная



Рис. 12.33. Диффузионный резистор полупроводниковой ИС, совмещенный с базой транзистора: *а* — структура; *б* — эквивалентная схема

структура совмещается с рабочими областями транзистора — базой, эмиттером или коллектором. На рис. 12.33 показана структура резистора, совмещенная с базой, в которой сформирован базовый резистор как единая целостная структура, не требующая дополнительных контактных соединений. Общая структура сформирована в «кармане», изолированном от других структур ИС *p-n*-переходом.

Аналогично создаются диффузионные резисторы в эмиттерном (рис. 12.34) и коллекторном (рис. 12.35) слоях транзистора. Эмиттерная область транзистора обладает наибольшей концентрацией примесей, наименьшим удельным сопротивлением слоя, и поэтому эмиттерный слой позволяет сформировать резисторы с малым сопротивлением номиналом 10—1000 Ом. Из-за большой концентрации примесей такие транзисторы имеют небольшой ТКС.

В коллекторной области диффузионные резисторы создаются с большим сопротивлением и относительно большим ТКС, так как коллекторная область по сравнению с эмиттерной областью содержит меньшую (минимальную) концентрацию примесей. В качестве резистора в коллекторной области может быть использована не только область коллектора (рис. 12.35, *а*), но и скрытый коллекторный слой (рис. 12.35, *б*). Резистор, сформированный на основе скрытого



Рис. 12.34. Структура диффузионного резистора полупроводниковой ИС, совмещенного с эмиттером транзистора



Рис. 11.35. Диффузионный резистор полупроводниковой ИС, совмещенный с коллектором транзистора: *а* — структура в коллекторном слое; *б* — эквивалентная схема; *в* — структура в коллекторном слое

коллекторного слоя, называется самоизолированным резистором, так как скрытый слой изолирует транзистор от других элементов ИС и подложки. За счет p-n^+-перехода между подложкой и скрытым слоем резистор изолирован от других элементов ИС. Контакты (К—$К_1$) от такого резистора создаются через структуру коллекторного слоя n-типа, который также изолирует резистор от слоя базы p-типа.

Распространены так называемые пережатые резисторы (пинч-резисторы), формируемые в областях базы или коллектора.

Структура пинч-резистора (рис. 12.36) аналогична структуре полевого транзистора с управляющим p-n-переходом в базовом слое. Структура пинч-резистора, сформированная в области базы, «зажата» между эмиттером и скрытым слоем коллектора в высокоомном слое базы. При подаче обратного смещения на p-n-переход ($Б_1$—Э) ширина резисторного слоя (канала $Б_1$—$Б_2$) уменьшается и его сопротивление возрастает до 200—300 кОм. Такие резисторы с переменным сопротивлением применяются в линейных ИС.



Рис. 12.36. Структура «пережатого» резистора (пинч-резистора) полупроводниковой ИС в базовом слое транзистора

Любой диффузионный резистор имеет паразитную емкость относительно подложки, которая влияет на частотные свойства резисторов, ограничивая в них верхний предел частот. Диффузионный резистор представляет собой распределенную RC-цепочку. Резистивный слой связан с окружающими его областями через распределенные барьерные емкости изолирующих *p-n*-переходов или диэлектрической пленки, поэтому проводимость резисторов растет с увеличением частоты.

При формировании резисторов ИС в «карманах» с изоляцией *p-n*-переходом слои базы, коллектора и подложки образуют вертикальные паразитные *p-n-p*-транзисторы, которые увеличивают токи утечки в подложку, а также снижается сопротивление высокоомных резисторов, что требует снижения тока через резистивный слой. Эмиттером паразитного транзистора становится диффузионный резистивный слой, базой — коллекторная область исходной транзисторной структуры, коллектором — подложка интегральной схемы. При проектировании ИС всегда выбирают такие режимы работы резистора, при которых паразитный транзистор заперт и практически не оказывает вредного влияния.

Недостатками диффузионных резисторов являются большой ТКС и сильная зависимость проводимости от частоты. Проводимость резисторов растет с увеличением частоты, так как диффузионный резистор с окружающими его областями связан паразитными емкостями, реактивное сопротивление которых очень сильно зависит от частоты. При изоляции резисторов *p-n*-переходами образуются еще и паразитные транзисторы, увеличивающие ток утечки.

Несмотря на приведенные выше недостатки, диффузионные резисторы используются в ИМС, так как при их формировании не требуются дополнительные технологические операции. При изоляции «карманов» с помощью поликристаллического кремния не создаются паразитные структуры транзисторов, а также уменьшается паразитная емкость относительно подложки. Паразитные транзисторы, емкости, а также и сопротивления учитываются при общем расчете параметров ИС и в распределенной эквивалентной схеме резистора, которые показаны на рисунках структур резисторов.

Резистором биполярной ИС может также служить ее *p-n*-переход, на который подано обратное смещение и сопротивление которого составляет 10^6—10^7 Ом, однако сильно зависит от температуры.

В качестве резистора может быть использован канал МОП (МДП)-структуры. Такие МОП (МДП)-резисторы изготавливаются одновременно с МОП (МДП)-транзисторами. Структура МОП (МДП) используется в качестве резистора в виде нагрузочного элемента и линейного сопротивления. Подбирая напряжение смещения между затвором и подложкой или напряжение между истоком и подложкой, можно изменять (регулировать) сопротивление резистора, где подложка является нижним затвором МОП (МДП)-структуры. С изменением потенциала истока модулируется проводимость канала под действием нижнего затвора и изменяется сопротивление нагрузочного резистора. Таким образом, сопротивление канала используется в качестве переменного линейного резистора. В зависимости от способа подключения затвора различают пять вариантов включения МОП (МДП)-элемента как резистора: затвор подключен к истоку, к стоку, к общей шине источника питания, к отдельному дополнительному источнику питания относительно общей шины и затвор резисторной МОП (МДП)-структуры, как пассивного (нагрузочного) элемента ИС, соединен с затвором транзисторной МОП (МДП)-структуры, как активного элемента ИС.

В последнем варианте управляющий входной сигнал подается одновременно на затворы активного и нагрузочного МДП-элементов.

В зависимости от варианта включения затвора изменяется вид вольт-амперной характеристики и параметры резисторов. На рис. 12.37 приведены три наиболее распространенных варианта схемных реализаций резисторного включения МДП-элемента.



Рис. 12.37. Варианты схемных реализаций резисторного включения МОП (МДП)-элементов ИС: *а* — затвор подключен к стоку; *б* — затвор подключен к отдельному источнику питания относительно общей шины; *в* — затвор подключен к истоку

МОП (МДП)-элементы в качестве нагрузочных резисторов позволяют существенно упростить изготовление ИМС, повысить степень интеграции и создавать резисторы с более точными параметрами.

Конденсаторы в полупроводниковых ИС формируются на *p-n*-переходе и со структурой металл—окисел—кремний (полупроводник).

Типичным элементом для полупроводниковых биполярных ИС является диффузионный конденсатор, в котором используется барьерная емкость *p-n*-переходов, включенных при обратном смещении. Емкость каждого перехода ИС, а соответственно и конденсатора, зависит от площади перехода, которая в свою очередь зависит от концентрации примесей, полярности и значения напряжения обратного смещения. Конденсаторы формируются в едином технологическом цикле одновременно с транзисторами и диффузионными резисторами. Обычно нижней обкладкой конденсатора служит эпитаксиальный слой, а верхнюю обкладку формируют при базовой диффузии. Если нужна большая емкость, то переход формируют одновременно с эмиттерным переходом транзистора, а переходы, сформированные при одновременном изготовлении коллекторных переходов, имеют меньшую емкость.

Конденсаторы на основе эмиттерного перехода (рис. 12.38, *а*) имеют наибольшую емкость $C_Э \approx 1200$ пФ из-за максимальной концентрации примесей в переходе. Однако это служит причиной пробоя при малом напряжении (до 10 В). Поэтому наиболее часто в качестве конденсатора используют емкость коллекторного перехода $C_К$ (рис. 12.38, *б*), которая составляет 300—400 пФ при допустимом пробивном напряжении 30—50 В. Для увеличения емкости применяют схемное параллельное соединение конденсаторов $C_Э$ и $C_К$ (рис. 12.38, *а*) или соединяют область эмиттера и коллектора технологическим методом при формировании структур конденсаторов.

Диффузионные конденсаторы, работающие только при обратном смещении *p-n*-переходов, должны иметь стабильное напряжение смещения, чтобы получить постоянную (неизменную) емкость. Так как барьерная емкость является нелинейной, то диффузионный конденсатор может работать в качестве конденсатора переменной емкости, регулируемой путем изменения постоянного



Рис. 12.38. Структура диффузионного конденсатора биполярной ИС на *p-n*-переходе: *а* — на основе перехода эмиттер—база ($C_Э$) и перехода коллектор—база ($C_К$), соединенных параллельно (показано штрихами); *б* — на основе перехода коллектор—база ($C_К$); *в* — эквивалентная схема структуры конденсатора $C_К$ и паразитного транзистора и паразитного конденсатора ($C_{КП}$) структуры

напряжения смещения на *p-n*-переходе. Изменяя напряжение смещения в пределах 1—10 В, можно изменять емкость в 2—2,5 раза. Нелинейные конденсаторы не требуют использования стабилизированного напряжения смещения.

Недостатками конденсаторов на основе *p-n*-переходов являются: зависимость емкости от напряжения на переходе, низкая добротность, значительный разброс параметров и наличие паразитной емкости, возникающей между коллектором и подложкой (рис. 12.38, *в*).

Полупроводниковые конденсаторы биполярных ИС небольшой емкости занимают значительные площади в кристалле, снижая степень интеграции ИС, поэтому конденсаторы — нежелательные элементы биполярных ИМС.

Диффузионные конденсаторы в полупроводниковых ИС создаются и на основе структуры металл—окисел—кремний (полупроводник) — МДП (МОП)-структуры. Конденсаторы на МДП (МОП)-структуре изготавливаются непосредственно на полупроводниковой пластине с использованием тонкой пленки термически выращенного диоксида кремния SiO_2 в качестве диэлектрика (рис. 12.39). Поверх слоя SiO_2 наносится металлическая (алюминиевая) пленка, играющая роль обкладки конденсатора. Таким обра-

зом, одной обкладкой конденсатора является диффузионный слой кремния n^+-типа (рис. 12.39) или может быть использована подложка с малым удельным сопротивлением, а второй обкладкой конденсатора служит алюминиевая пленка (металлизированный вывод).



Рис. 12.39. Структура диффузионного МДП-конденсатора полупроводниковой ИС

Конденсаторы на МОП (МДП)-структурах обладают высокой стабильностью емкости, слабо зависящей от напряжения, т.е. в отличие от диффузионных транзисторов на основе p-n-перехода могут работать при любой полярности напряжения, но имеют основной недостаток — большая паразитная емкость относительно подложки.

Катушки индуктивности в полупроводниковых ИС сделать невозможно. Поэтому обычно проектируют такие ИС, в которых не требуется индуктивность. Если все же необходимо иметь индуктивное сопротивление, то можно создать эквивалент индуктивности, состоящий из транзистора, резистора и конденсатора.

На рис. 12.40 показан пример эквивалента индуктивности, в котором транзистор создает сопротивление, эквивалентное некоторому индуктивному сопротивлению ($x_L = U/I_K = \omega L_{экв}$). Иначе говоря,



Рис. 12.40. Построение эквивалента индуктивности в биполярной ИС: *а* — структура построения; *б* — принципиальная схема структуры $L_{экв}$

транзистор в данном схемном включении эквивалентен некоторой индуктивности ($L_{экв} = U/\omega I_К$), зависящей от напряжения питания.

По сравнению с пленочными и гибридными ИС полупроводниковые схемы имеют наиболее высокое число элементов в единице объема и повышенную надежность (наименьшая интенсивность отказов). Некоторым недостатком полупроводниковых ИС надо считать несколько худшее качество пассивных элементов (резисторов и конденсаторов) и невозможность создания в полупроводнике катушек индуктивности. Тем не менее полупроводниковые ИС занимают ведущее место в микроэлектронике, так как именно на их основе изготавливаются большие и сверхбольшие ИС.

12.5.6. Совмещенные интегральные микросхемы (СИМС)

В случаях когда необходимо, чтобы пассивные элементы ИС были более высокого качества, т.е. когда к пассивным элементам предъявляют повышенные требования, используют так называемые совмещенные ИС. Такие ИС имеют полупроводниковый кристалл, в котором создаются активные элементы (диоды, транзисторы). На кристалле создают изолирующий слой SiO_2, а на него наносят пленочные пассивные элементы. Пример такой схемы, состоящей из конденсатора, транзистора и резистора, показан на рис. 12.41. Транзистор создан по полупроводниковой технологии, а конденсатор и резистор изготовлены по пленочной технологии. Пассивные элементы, выполненные по пленочной технологии, можно создать с бóльшим диапазоном их номинальных значений и с более высокой температурной стабильностью параметров, чем по полупроводниковой технологии. Разумеется, такие схемы дорогие и имеют



Рис. 12.41. Структура ИС из конденсатора, биполярного транзистора и резистора, выполненная по совмещенной технологии

достаточно большие размеры по сравнению с полупроводниковыми ИС, но обладают лучшими параметрами.

ИМС, изготовленные по совмещенной технологии, сочетают высокую степень интеграции с хорошими электрическими параметрами. Однако эти достоинства совмещенных ИС достигаются за счет увеличения технологических операций и их усложнения, что ведет к их удорожанию.

Развитие технологии изготовления ИС и методов их проектирования сопровождается быстрым ростом номенклатуры ИС (особенно цифровых).

Совокупность ИС с различным функциональным назначением схем образует основную электронную базу устройств вычислительной техники, информатики, автоматики и телемеханики, связи, телевидения и многих других устройств, изменяя существенно динамику развития важнейших направлений научной и технической деятельности человека.

Интегральные микросхемы обладают тремя свойствами, которые имеют принципиальное значение при использовании их в устройствах железнодорожной автоматики, телемеханики и связи.

Первое свойство ИМС — чрезвычайно высокая надежность, обусловленная тем, что как сами элементы, так и соединения между ними изготавливаются в пределах кристалла или подложки и какое-либо нарушение полупроводниковой структуры возможно лишь при разрушении кристалла или подложки, что происходит чрезвычайно редко. Это свойство, однако, сразу теряется, если две или несколько микросхем соединить между собой. Надежность такой конструкции определяется не свойствами микросхемы, а надежностью паек и других конструктивных элементов. Поэтому при прочих равных условиях следует изготавливать устройства железнодорожной автоматики, телемеханики и связи, используя при этом минимальное число корпусов за счет увеличения интеграции, даже если схема в этом случае содержит «лишние» элементы.

Второе свойство ИМС – чрезвычайно малые размеры и малое потребление энергии, которые на несколько порядков меньше, чем в схемах на дискретных транзисторах, не говоря уже об электронных лампах. Применительно к устройствам автоматики, телемеханики и связи на железнодорожном транспорте указанные свойства делают вполне реальным создание выносных необслуживаемых

полевых автоматических устройств, источник питания для которых можно менять, скажем, один раз в год.

Третье свойство ИМС – так называемый принцип унификации. Все цифровые и аналоговые ИМС подразделяются на серии. При этом каждая серия строится на основе базового схемного решения и базового элемента.

Базовое схемное решение и элементы обязательно входят в состав любой ИМС данной серии. Некоторые устройства составляются из нескольких базовых схемных решений, которые в свою очередь могут стать основой для более сложных устройств и т.д. В этом и состоит принцип унификации.

При составлении из ИМС сложных устройств не требуется никаких предварительных расчетов и никаких подгонок. Работоспособность гарантируется унификацией базовых схемных решений. Это все справедливо лишь в том случае, если соединены между собой ИМС одной и той же серии.

12.5.7. Схемотехнические особенности в интегральных микросхемах (ИМС)

Благодаря своим преимуществам ИМС нашли очень широкое применение в логических (цифровых), усилительных и преобразовательных устройствах.

Схемные решения в ИМС имеют свои специфические особенности, которые требуют и соответствующих схемных решений. Схемотехника построения ИМС во многом определяет их технологические особенности и требования. Эти особенности налагают ряд ограничений, но открывают и широкие возможности для новых схемных решений в ИМС. Специфика ограничений в схемотехнических решениях ИМС обусловлена следующими факторами:

– понятие о сложности схемы в ИМС отличается от аналогичного понятия в дискретных схемах; анализ технологических процессов в ИМС показал, что во многих случаях изготовление резисторов и конденсаторов больших сопротивлений и емкостей сложнее и они занимают больше места, чем транзистор, а трансформаторы и индуктивности вообще изготовить невозможно; для повышения степени интеграции АИМС пассивные элементы исключаются из структуры; отсюда возникает проблема межкаскадных связей при

построении усилителей переменного тока и получение заданного режима работы по постоянному току;

– ограниченный теплоотвод в полупроводниковых ИМС из-за их малых размеров, требуются очень малые токи транзисторов ИМС, что ограничивает мощность транзисторов, следовательно, и мощность усилительных схем;

– исходя из требований технологичности, ИМС изготавливают по одной универсальной структуре (ТТЛ, ЭСЛ, $И^2Л$, МДП, МОП) на активных элементах одной структуры (*p-n-p* или *n-p-n*, канал *n*-типа или *p*-типа) и одной мощности, что ограничивает применение транзисторов разных структур и мощностей в отдельных каскадах;

– технологические особенности изготовления ИМС также ограничивают построение в единой структуре транзисторов и диодов из-за отличительных особенностей их структуры построения; это ограничивает применение диодных структур при построении схем;

– невозможность внесения изменений в структуру ИМС в процессе их эксплуатации, что не позволяет непосредственно изменять технические показатели работы ИМС;

– близкое расположение элементов в ИМС создает их взаимное паразитное влияние друг на друга, что существенно влияет на статические параметры элементов и качество работы схем;

– для применения маломощных транзисторов в ИМС требуется хорошая стабилизация напряжения по сравнению с дискретной схемой.

Однако имеется и ряд факторов, которые улучшают схемотехнические решения:

– повышенная степень интеграции ИМС позволяет создать достаточно большое количество активных элементов (транзисторов), на основе которых можно построить многокаскадные схемы;

– возможность создания очень близких тепловых резисторов для элементов ИМС благодаря их расположению на одной подложке на минимальном расстоянии друг от друга, что позволяет достичь одинаковых температурных зависимостей;

– наличие активных элементов, которые не могли быть реализованы (созданы) в дискретном исполнении: многоэмиттерные и многоколлекторные транзисторы, которые создают и новые схемные решения;

– отсутствие соединительных проводников между элементами ИМС исключает активное сопротивление, в результате чего уменьшается нагрев схемы и потребляемая мощность.

Все это потребовало от разработчиков создания новых оригинальных схемных решений, которые учитывали бы все особенности ИМС, перечисленные выше, в том числе и их функциональное назначение (аналоговые или цифровые схемы).

Особенно важно то, что возможно создание схем с токами покоя, равными нулю, снижение уровней переключаемых сигналов, исключение резисторов в схемах усилителей напряжения и ограничителей тока, замена резисторов динамическими элементами с малыми сопротивлениями для постоянного тока и большими для переменного тока (это позволяет снизить тепловые потери).

Глава 13. АНАЛОГОВЫЕ ИНТЕГРАЛЬНЫЕ МИКРОСХЕМЫ

13.1. Общие сведения и применение аналоговых микросхем

Аналоговые интегральные микросхемы (АИМС) предназначены для преобразования и обработки сигналов (информации), изменяющихся по закону непрерывной функции.

Об аналоговом представлении информации говорят во всех тех случаях, когда первоначальная информация в точности преобразуется в сигналы электрического напряжения. Обработку информации, представленной в форме аналоговых сигналов электрического напряжения, называют аналоговой обработкой информации.

В аналоговых интегральных схемах преобразование (обработка) и выдача сигнала осуществляются путем плавного (непрерывного) изменения напряжения (или тока). Выходной сигнал на любом элементе АИМС является непрерывной функцией входного сигнала. Частным случаем АИМС являются микросхемы с линейной характеристикой — линейные АИМС. В линейных интегральных схемах выходной сигнал представляет собой линейную функцию входного сигнала с заданным коэффициентом усиления (передачи) без искажения.

Аналоговые ИС изготавливаются по технологии с использованием преимущественно кремния и арсенида галлия и предназначаются для усиления, ограничения, частотной фильтрации, сравнения и переключения сигналов, изменения по закону непрерывной функции.

Требования, предъявляемые к АИМС: минимальное искажение входного сигнала, низкий уровень шумов, малое время переходных процессов, стабильность выходных сигналов. Обычно АИМС имеют нерегулярную структуру, когда в схеме содержится большое число разнообразных функциональных элементов. Поэтому в АИМС степень интеграции значительно ниже, чем в цифровых интеграль-

ных микросхемах (ЦИМС). АИМС изготавливаются чаще всего по гибридной или монолитной технологии.

По выполняемым функциям различают следующие основные группы АИМС: многоцелевые и операционные усилители (рис. 13.1).

Многоцелевые усилители осуществляют специализированные преобразования аналоговых сигналов и классифицируются по выполняемым функциям:

– *силовые усилители* — усилители низких частот, усилители блоков питания и усилители передающих устройств;

– *радиочастотные усилители* — узкополосные, широкополосные и СВЧ-усилители;

– *инструментальные усилители*, выполняющие заранее запрограммированные преобразования — компараторы, стабилизаторы (регуляторы), умножители, преобразователи, ограничители, фильтры частотной селекции и т.д.

Широкое распространение получили усилители постоянного тока с большим коэффициентом усиления, к которым относятся операционные усилители.



Рис. 13.1. Классификация аналоговых интегральных микросхем (АИМС)

Операционные усилители по выполняемым функциям классифицируются:

– основного (общего) назначения, в которых можно менять основные характеристики путем включения внешних навесных элементов в соответствии со спецификой решаемой задачи;

– быстродействующие, характеризуемые широкой полосой пропускания (более 10 мГц) и высокой скоростью нарастания входного сигнала;

– прецизионные (высокоточные) — используются для усиления малых электрических сигналов, сопровождаемых высоким уровнем помех; невысокого быстродействия;

– мощные и высоковольтные — с выходными каскадами на мощных высоковольтных элементах;

– многоканальные — с возможностью усиления сигналов по нескольким каналам и их разделением;

– микромощные — с малой потребляемой мощностью;

– программируемые усилители, в которых имеется возможность программировать (задавать) параметры усилителя путем изменения внутренней конфигурации схемы.

13.2. Особенности схемотехнических решений аналоговых интегральных микросхем (АИМС)

13.2.1. Варианты схемотехнических решений АИМС

АИМС могут быть как полупроводниковыми, так и гибридными. В основном используются гибридные ИМС. Поскольку они, как правило, работают в линейных режимах усиления (с линейной зависимостью выходного сигнала от входного сигнала), то их называют линейными АИМС. Устройства, создаваемые на основе АИМС, применяют в качестве предварительных и оконечных каскадов в усилителях различного назначения, в системах коррекции, преобразования и регулировки усиления. К АИМС предъявляют те же требования, что и к схемам на дискретных элементах с учетом специфики тех устройств, в которых они используются.

Общие требования к АИМС — получение максимального усиления с минимальными частотными, фазовыми и нелинейными искажениями.

К основным вариантам схемотехнических решений АИМС относятся:

– генераторы стабильного малого тока, позволяющие стабилизировать ток в ИМС при изменении заданного напряжения и температуры;

– схемы составных транзисторов, позволяющие на основе нескольких структур маломощных транзисторов создать мощный транзистор с небольшими токами в каждом маломощном транзисторе и большим коэффициентом усиления схемы;

– схемы динамической нагрузки, позволяющие создать большое сопротивление в ИМС на основе активных элементов (транзисторов) с незначительным падением напряжения и исключить из схем пассивные элементы — резисторы;

– схемы сдвига уровня, с помощью которых осуществляется непосредственная связь между каскадами, исключается дрейф нуля, т.е. обеспечивается отсутствие сигнала на входе при отсутствии сигнала на входе схемы; исключается необходимость применения емкости и трансформаторов;

– дифференциальные усилители создаются по более упрощенной схеме, так как в ИМС можно более точно добиться идентичности параметров транзисторов;

– специальные схемы выходных каскадов, которые позволяют: согласовать выход усилителя с нагрузкой за счет малого выходного сопротивления каскада, передать без потерь в нагрузку выходной сигнал, создать минимальные искажения в схеме и получить высокий ее КПД, обеспечить в нагрузке заданные токи напряжения.

Для более качественной работы АИМС необходимо использовать высокостабильные источники постоянного напряжения и тока. Усилители на ИМС являются усилителями постоянного тока, даже если они предназначены для усиления переменных сигналов.

13.2.2. Генераторы постоянного тока (ГСТ)

Как уже говорилось выше, в ИМС применяют непосредственную связь между каскадами, которая требует особенно большой стабильности режимов работы каскадов при изменении температуры и питающих напряжений. Устройства для получения стабильных токов в схеме называются генераторами стабильного тока (ГСТ). Задача получения стабильного тока может быть решена с помощью устройс-

тва, в котором при изменении напряжения в широких пределах ток остается постоянным. Очевидно, что для этой цели требуется электронный прибор, вольт-амперная характеристика $I = \varphi(U)$ которого должна иметь минимальный угол наклона к оси напряжения. Такие характеристики имеют биполярные или полевые транзисторы в активном режиме работы (рис. 13.2). При этом естественно смещение на транзисторе должно быть стабилизированным, т.е. строго постоянным. В ГСТ для этих цепей чаще исследуют каскады с ОЭ или с ОИ.

Из характеристик на рис. 13.2 видно, что при значительном изменении напряжения $\Delta U_{КЭ}$ или $\Delta U_{СИ}$, изменение тока $\Delta I_К$ или $\Delta I_С$ остаются почти постоянными, при этом сопротивление переменному току весьма велико.



Рис. 13.2. Выходные вольт-амперные характеристики биполярного (*а*) и полевого транзисторов (*б*)

На рис. 13.3 приведена схема, в которой стабилизация режима работы транзистора VT1 достигается с помощью такого же транзистора VT2, работающего в диодном включении. В схеме ГСТ на резисторе R1 и транзисторе VT2 создан делитель напряжения для создания фиксированного напряжения смещения для транзистора VT1. Резистор R1 создает смещение на коллекторный переход VT1, а транзистор VT2 на эмиттерный переход транзистора VT1.

Транзистор VT1 включается последовательно с любой схемой в ИМС, в которой требуется стабилизация тока.



Рис. 13.3. Схема генератора стабильного тока (ГСТ)

Стабильность тока $I_К$ или $I_С$ достигается только при условии стабильности тока базы $I_Б$ или затворного напряжения $U_{ЗИ}$, что достигается в схеме на биполярных транзисторах (рис. 13.3) диодным включением транзистора VT2 в цепи смещения для VT1.

Транзистор в диодном включении обладают свойством диода при прямом смещении, когда возрастание эмиттерного тока $\Delta I_{Э2}$ не создает резкого увеличения падения напряжения $\Delta U_{БЭ2}$ на дифференциальном сопротивлении его эмиттерного перехода (рис. 13.4). Таким образом, за счет такого включения VT2 достигается стабильность смещения на эмиттерном переходе VT1 и достаточная стабильность тока $I_{К1}$. Одновременно с этим стабильность тока $I_{К1}$ обусловлена идентичностью параметров VT1 и VT2 в ИМС. При увеличении температуры или напряжения питания произойдет одинаковое увеличение тока обоих транзисторов, но сопротивление VT2, включенного как диод, уменьшится, снизится на нем и падение напряжения $\Delta U_{БЭ2}$, что уменьшит напряжение смещения, подаваемое на эмиттерный переход VT1. Это позволяет стабилизировать ток $I_{К1}$ в транзисторе VT1.



Рис. 13.4. Вольт-амперная характеристика эмиттерного перехода

Следует иметь в виду, что транзистор VT2, хотя и включен как диод, но работает в активном транзисторном режиме, так как на его переходе коллектор—база имеется обратное смещение за счет падения напряжения на объемном сопротивлении базы ($r_Б$).

Для эффективного управления коллекторным током ($I_{К2}$) транзистора VT2, включенного как диод при прямом смещении, в коллекторную цепь включен резистор R1. В этом случае коллекторный ток можно определить по формуле $I_К \approx U_К/R1$ при $U_К \gg U_{БЭ2}$. Так как транзисторы идентичны и $U_{БЭ1} = U_{БЭ2}$, то $I_{К2} = I_{К1}$. В этой схеме (см. рис. 13.3) выходной ток $I_{К1}$ как бы отражает ток $I_{К2}$, поэтому эта схема получила название «отражатель тока» или «токовое зеркало». Изменяя $U_К$ и $R1$, задают необходимый режим работы ГСТ по току, обеспечивая его стабильность и величину.

С целью повышения стабильности тока $I_{К1}$ необходимо компенсировать приращение $\Delta U_{БЭ2}$, вызванное малой крутизной ВАХ эмиттерного перехода (рис. 13.4). Компенсация приращения $\Delta U_{БЭ2}$ осуществляется за счет введения ООС по току при включении конструктивной нагрузки в эмиттерной цепи ($R_{Э1}$) транзистора VT1 (рис. 13.5), а для сохранения балансов токов VT1 и VT2 в цепь эмиттера VT2 также включается резистор $R_{Э2} = R_{Э1}$.



Рис. 13.5. Схема генератора стабильного тока (ГСТ) с повышенной стабильностью

Включение VT2 по схеме с ОЭ создает большое выходное сопротивление схемы по переменному току, которое определяется дифференциальным выходным сопротивлением коллекторного перехода, равным 10^5—10^6 Ом, и небольшим сопротивлением по постоянному току, которое зависит от $U_{0КЭ}$ и $I_{0К}$ в статическом режиме и равно в пределах 10—1000 Ом, что является большим достоинством схемы ГСТ.

В качестве активного элемента ГСТ в ИМС вместо двух транзисторов используют многоколлекторный транзистор (рис. 13.6). В этой схеме один из коллекторов соединен с базой и образует диодное включение, в то время как второй коллектор в структуре база—эмиттер образует обычную транзисторную структуру. Очень часто требуется увеличить выходной ток в транзисторе VT1, т.е. создать условие $I_{К1} \gg I_{К2}$ (рис. 13.5), не увеличивая ток в эмиттерном переходе VT1. Для этого увеличивают площадь эмиттерного перехода VT1 или чаще всего применяют многоэмиттерный



Рис. 13.6. Схема генератора стабильного тока (ГСТ) на основе многоколлекторного транзистора



Рис. 13.7. Схема генератора стабильного тока (ГСТ) на основе многоэмиттерного транзистора

транзистор (рис. 13.7). Так, в схеме с четырехэмиттерным транзистором $I_{К1} = 4U_К/R1$.

Широкое применение в ИМС получила схема ГСТ (рис. 13.8, *а*), в которой используется еще один транзистор, включенный как эмиттерный повторитель (VT3). На вход VT3 подается напряжение, равное $U_{КЭVT1}$. Эмиттерный переход VT3 является элементом смещения фиксированным током базы для VT1 ($r_{диф\ Э3}$), как в схеме на рис. 13.8, *б*. Таким образом, через эмиттерный переход VT3 непосредственно связываются коллектор и база транзистора VT1 в обход коллекторной нагрузки ($R_К$). В результате в схеме включения транзистора VT1 действует 100 %-ная последовательная ООС по напряжению, что позволяет еще в большей степени стабилизировать ток $I_{К1}$. Так как схему ГСТ считают токовым зеркалом, то можно говорить и о стабилизации тока $I_{К2} = I_{К1}$. Действительно, если ток $I_{К2}$ увеличится, то соответственно увеличится падение напряжения $U_{БЭ2}$ на VT2, которое является входным напряжением для транзистора VT1. Увеличение прямого смещения на эмиттерном переходе VT1 вызовет увеличение тока $I_{К1}$, повысится падение напряжения на коллекторной нагрузке $R_К$ и напряжение $U_{КЭ\ VT1} = U_К - I_{К1}R$ соответственно уменьшится, следовательно, уменьшится и ток $I_{К2}$, так как $U_{КЭ\ VT1}$ является напряжением смещения для эмиттерного перехода транзистора VT3. Данная схема позволяет включить для стабилизации



Рис. 13.8. Схема генератора стабильного тока (ГСТ) с эмиттерным повторителем (*а*) и эквивалентная схема смещения фиксированным током базы для транзистора VT1 (*б*)

не один транзистор VT1, а несколько параллельно, что удобно в ИМС. Кроме того, так как ток I_{K1} стал более стабильным, выходное сопротивление транзистора VT1 увеличилось еще больше.

Аналогичные схемы ГСТ имеются и на полевых транзисторах, например на рис. 13.9.



Рис. 13.9. Схема ГСТ на полевых транзисторах

Таким образом, ГСТ реализует функции источника стабильного тока и динамической нагрузки. Применение ГСТ позволяет избежать трудностей изготовления в ИС резисторов с большим сопротивлением и значительно снизить потери мощности. Различные варианты схем ГСТ широко используются в аналоговых и цифровых ИС.

13.2.3. Составные транзисторы

Для того чтобы без уменьшения усиления существенно увеличить входное сопротивление схемы, применяют составные транзисторы. Составной транзистор образуется соединением двух и более транзисторов, рассматриваемых как единое целое. Составные транзисторы применяются в электронной аппаратуре на дискретных элементах, но наибольшее распространение они получили в ИМС, где их используют для двух основных целей: повышение коэффициента усиления базового тока основных *n-p-n*-транзисторных структур и повышение коэффициента усиления тока *p-n-p*-горизонтальных структур транзисторов ИМС.

Составными транзисторами называются транзисторы, включенные непосредственно между собой двумя электродами, где выходной электрод одного транзистора соединен с входным электродом второго. Составной транзистор обычно имеет три электрода и его можно рассматривать как транзистор, обладающий соответствующими электрическими параметрами.

Для максимального усиления тока базы применяют схему, в которой транзисторы соединены по схеме с общим коллектором. Схему собирают на одноструктурных транзисторах *p-n-p-* или *n-p-n*-типа, в которой эмиттер одного транзистора соединен с базой другого транзистора (рис. 13.10, *а*). Схема обладает очень высоким коэффициентом усиления — несколько тысяч. В схеме ток $I_{Э1}$



Рис. 13.10. Схемы составных транзисторов: *а* — пара Дарлингтона; *б* — комплементарная пара

эмиттера VT1 является током $I_{Б2}$ базы VT2, поэтому выходной ток $I_К = I_{К1} + I_{К2}$.

Коэффициент усиления по току составляет $Ki = h_{21Э1}h_{21Э2}$. Транзисторы VT1 и VT2 в схеме работают в разных режимах. Ток $I_{Э2}$ превышает $I_{Э1}$ (почти в $h_{21Э2}$ раз). Для выравнивания токов (повышения тока $I_{Э1}$) параллельно эмиттерному переходу VT2 включают резистор R (рис. 13.10, *б*), однако при этом несколько снижаются входное сопротивление и коэффициент усиления по току составного транзистора.

Входное сопротивление составного транзистора определяется по формуле

$$h_{11} = R_{вх} = \frac{U_{БЭ}}{I_{Б1}} = \frac{U_{БЭ1} + U_{БЭ2}}{I_{Б2}}. \qquad (13.1)$$

Значения $U_{БЭ1}$ и $U_{БЭ2}$ получаем из формулы $U_{БЭ1} = R_{вх1}I_{Б1}$ и $U_{БЭ2} = R_{вх2}I_{Б2}$. При включении параллельно эмиттерному переходу VT2 резистора R напряжение, определяемое по формуле

$$U_{БЭ2} = \frac{R_{вх2}R}{R_{вх2} + R} I_{Б2},$$

существенно уменьшается, что приводит к уменьшению $R_{вх}$ при включении R в схему составного транзистора. Однако входное сопротивление составного транзистора значительно превышает аналогичное сопротивление образующих его одиночных транзисторов VT1 и VT2 ($h_{11Э1}$ и $h_{12Э2}$).

Составной транзистор можно построить и на комплементарной паре — сочетание транзисторов *p-n-p-* и *n-p-n*-структур (рис. 13.10, *б*). Такой транзистор называется также композитивным составным транзистором. Как видно из направлений результирующих токов, вся структура композитивного составного транзистора относится к *p-n-p*-типу, в которой транзистор VT1 включен по схеме с ОК, а транзистор VT2 — по схеме с ОЭ.

Рассматривая схему относительно транзистора, определяющего его структуру, т.е. транзистора VT1, включенного по схеме с ОК, обнаруживаем, что все напряжение с выхода схемы подается на вход (рис. 13.11, *а*) в противофазе с входным сигналом, подводимым на вход в цепь базы. Следовательно, в схеме действует 100 %-ная последовательная ООС по напряжению.

Последовательная обратная связь называется так потому, что при отключении $U_{вх}$ напряжение $U_{ос}$ не будет подано на вход схемы. Поскольку при коротком замыкании резистора нагрузки $R_н$ напряжение $U_{ос}$ исчезает, то по выходу эта обратная связь создается по напряжению. Из-за глубокой ООС входное сопротивление велико, так как при увеличении $U_{вх}$ увеличивается и ток $I_Э$, что увеличивает $U_{ос}$. Напряжение $U_{ос}$ создает обратное смещение на эмиттерном переходе VT1. В результате уменьшается прямое смещение на эмиттерном переходе VT1 и увеличивается сопротивление эмиттерного перехода, т.е. входное сопротивление оказывается очень большим.



Рис. 13.11. Включение составного транзистора — комплементарная пара по схеме с ОК: *а* — *p-n-p*-типа; *б* — *n-p-n*-типа

За счет параллельного включения в выходной цепи дифференциальных сопротивлений эмиттерного и коллекторного переходов ($r_{\text{диф Э}}$ и $r_{\text{диф К}}$) транзистора VT1, объемного сопротивления базы ($r_{\text{Б}}$) с дифференциальным сопротивлением коллекторного перехода ($r_{\text{диф К}}$) VT2 выходное сопротивление составного транзистора резко уменьшается по сравнению с одиночным аналогичным транзистором.

Композитивный составной транзистор может имеет также структуру *n-p-n* (рис. 13.11, *б*), принцип действия которой аналогичен принципу действия структуры *p-n-p*, но он более быстродействующий. Резистор, шунтирующий эмиттерный переход VT2, так же как и в схеме на рис. 13.11, *б*, предназначен для выравнивания токов транзисторов VT1 и VT2.

Композитивные транзисторы применяются, когда не удается подобрать выходной транзистор требуемой мощности и определенной электропроводности, а имеются подходящие транзисторы с электропроводностью другого типа. Составной и композитивный составной транзисторы имеют разные коэффициенты усиления, но различие между ними небольшое, поэтому приведенные схемы часто используются в составе одного каскада.

Таким образом, с помощью составных транзисторов решаются следующие задачи: повышение коэффициента усиления схемы по току с использованием мощных транзисторов; повышение входного сопротивления; уменьшение выходного сопротивления; уменьшение тока базы при переходе к большим токам нагрузки; стабильность коэффициента усиления по напряжению, близкого к единице. Увеличение входного сопротивления позволяет использовать составные транзисторы в схемах эмиттерных повторителей, применяемых во входных и выходных каскадах, при согласовании каскадов между собой в схемах многокаскадных усилителей. Из-за большого входного сопротивления эмиттерный повторитель на составном транзисторе можно использовать как непосредственную связь, исключающую проход постоянной составляющей от источника сигнала в схему усиления переменного сигнала, что исключает необходимость применения емкостной и трансформаторной связей в ИМС.

В ИМС применяются и более сложные варианты схем составного транзистора — *каскодные* схемы. По цепи питания транзис-

торы в каскодной схеме могут быть соединены последовательно и параллельно.

В каскодной схеме (рис. 13.12) на транзисторах одной структуры входной транзистор VT1 включен по схеме с ОЭ, а выходной VT2 — по схеме с ОБ. Базовый конденсатор $C_Б$ осуществляет связь базы VT2 с эмиттером VT1 по переменному току. По постоянному току транзисторы включены последовательно. Выходной сигнал снимается с транзистора VT2.



Рис. 13.12. Каскодная последовательная схема составного транзистора *p-n-p*-типа

Для получения большого выходного напряжения транзистор VT2 выбирают с рабочим высоким напряжением коллектор—база. Транзистор VT1 выбирают с малым напряжением коллектор—эмиттер. В этом случае на каждый транзистор подают самостоятельно напряжение смещения фиксированным напряжением делителя (рис. 13.13).



Рис. 13.13. Схема включения составного транзистора каскодного типа

В данной схеме входное сопротивление каскодной схемы определяется входным сопротивлением первого каскада $h_{11Э1} = r_{вх}$ и не зависит от сопротивления нагрузки, что указывает о малой связи между выходом и входом по постоянному току. Это достигается тем, что VT1 нагружен на малое входное сопротивление VT2, включенного по схеме с ОБ. При этом VT1 работает в режиме усилителя тока. Коэффициент усиления VT1 по напряжению мал, поэтому мало и напряжение ОС, поступающее с выхода на вход VT1. Транзистор VT2 за счет включения по схеме с ОБ уменьшает внутреннюю ОС в 100—1000 раз, что дает возможность достичь большого и устойчивого коэффициента усиления. Аналогично может быть построена каскодная схема на транзисторах *n-p-n*-типа.



Рис. 13.14. Комбинированная каскодная схема составного транзистора



Рис. 13.15. Каскодная параллельная схема составного транзистора

Широкое распространение получили комбинированные каскодные схемы на биполярных и полевых транзисторах (рис. 13.14). В такой схеме при сохранении всех достоинств каскодной схемы происходит повышение входного сопротивления благодаря выполнению входного плеча на полевом транзисторе.

Каскодные схемы с последовательным включением транзисторов по постоянному току, предназначены для включения каскада в усилителе по схеме с ОЭ или с ОИ, так как входной транзистор включен по аналогичной схеме в каскаде.

Параллельные каскодные схемы (рис. 13.15) обладают аналогичными параметрами, как и последовательные, но они более сложны по построению и применяются редко. Напряжение на коллекторные цепи транзисторов в этих схемах подается отдельно для каждого транзистора. Для разделения по постоянной составляющей между коллектором транзистора VT1 и эмиттером VT2 устанавливается разделительный конденсатор $C_р$.

Каскодные схемы нашли широкое применение в ИМС, где требуется стабильность большого коэффициента усиления и высокого входного сопротивления при изменении сопротивления нагрузки.

13.2.4. Динамическая нагрузка в ИМС

Для увеличения коэффициента усиления каскадов в усилительных ИМС требуется большое сопротивление нагрузки транзистора усилительного каскада. Создание резистора с большим сопротивлением в ИМС представляет технологические трудности, а кроме того, на резисторе нагрузки с большим сопротивлением создается большое падение напряжения постоянной составляющей тока коллектора или стока. Для ее компенсации требуется увеличивать напряжение источника смещения, кроме того, в большом сопротив-

лении выделяется больше тепловой энергии, что может привести к возникновению тепловой генерации.

Следовательно, оптимальное решение — включение такого типа нагрузки, которая, имея очень большое сопротивление для переменной составляющей, будет представлять очень небольшое сопротивление для постоянного тока, на котором возникало бы незначительное падение напряжения постоянного тока. Этим требованиям отвечает схема генератора стабильного тока (ГСТ), в которой входное сопротивление составляет сотни килоом, а падение напряжения по постоянному току не превышает 3—4 В.

На рис. 13.16, *а*, показано включение ГСТ в качестве нагрузки усилительного каскада на транзисторе VT3, собранного по схеме с ОЭ. Транзисторы VT1 и VT2 составляют схему ГСТ, которая является динамической нагрузкой для усилительного транзистора VT3. Резистор R — маломощный, небольшой величины, и вместе с VT1, который включен как диод, составляет делитель фиксированного напряжения для VT2. Диодное включение VT1 в цепи делителя создает условие термокомпенсации положения рабочей точки VT2. Принцип действия ГСТ рассмотрен выше.

На рис. 13.16, *б*, показано включение динамической нагрузки в схему с ОК. Достоинства динамической нагрузки — это большое сопротивление при незначительном падении напряжения, стабильность сопротивления при изменении температуры и питающих напряжений в широких пределах, незначительная площадь, занимаемая элементами ГСТ по сравнению с активным резистором большого номинала.



Рис. 13.16. Схема включения ГСТ как динамической нагрузки усилителя: *а* — в схеме с ОЭ; *б* — в схеме с ОК

13.2.5. Схемы сдвига уровня

Усилители на ИМС строятся по схемам с непосредственными связями между каскадами, так как применение конденсаторов и трансформаторов для гальванической развязки невозможно из-за технологических сложностей их изготовления. Такие усилители по существу являются усилителями постоянного тока и должны обеспечивать в отсутствие сигнала на входе нулевые изменения напряжения на выходе, т.е. отсутствие сигнала на выходе. В то же время постоянное коллекторное напряжение на транзисторе предыдущего каскада подается на вход следующего каскада в виде прямого смещения на эмиттерном переходе, что служит причиной появления эмиттерного и коллекторного токов в транзисторе следующего каскада. Это объясняется тем, что предыдущий каскад является источником смещения для следующего каскада усиления и определяет его режим работы. Поэтому любое изменение в предыдущем каскаде, что особенно нежелательно при тепловом воздействии и изменении питающего напряжения, передается в следующий каскад усиления как сигнал при отсутствии реального усиливаемого сигнала.

В принципе эта задача решается путем включения резистора с большим сопротивлением в эмиттерную цепь последующего каскада, который является элементом последовательной ООС по току. Недостаток этого метода состоит в том, что резистор с большим сопротивлением потребляет мощность и нагревается, а ООС снижает коэффициент усиления каскада. Поэтому во многих усилительных ИМС применяют специальные схемы сдвига уровня, которые исключают проход постоянной составляющей между каскадами без применения разделяющих элементов гальванической развязки — конденсаторов и трансформаторов.

Таким образом, назначение схем сдвига уровня — компенсация (исключение) влияния постоянного напряжения предыдущего каскада на последующий каскад при непосредственной связи между каскадами и исключение изменения режима работы каскада при изменении температуры и питающего напряжения. При этом схема сдвига уровня должна быть построена так, чтобы переменную составляющую, т.е. полезный сигнал, передать на следующий каскад без ослабления. Однако схема сдвига уровня осуществляет не толь-

ко снижение, но и повышение уровня постоянной составляющей от предыдущего каскада на последующие каскады.

Схема сдвига уровня строится по принципу делителя напряжения. При реализации схем используется характеристика *p-n*-перехода на линейных участках при прямом и обратном смещениях в режиме лавинного пробоя. Эти участки близки по виду к характеристикам идеального источника ЭДС (рис. 13.17). Это означает, что увеличение тока через *p-n*-переход в этих режимах ($\Delta I_{пр}$ и $\Delta I_{обр}$) не приводит к существенному изменению падения напряжения на переходах $\Delta I_{пр}$ и $\Delta I_{обр}$ соответственно.



Рис. 13.17. Вольт-амперная характеристика *p-n*-перехода

В схемах сдвига уровня используются диоды, стабилитроны и транзисторы. Так, в диодной схеме сдвига уровня (рис. 13.18, *а*) используются диоды VD1—VD3, число которых зависит от допустимого обратного напряжения одного диода и максимального обратного напряжения, действующего на этом участке схемы. Схемным решением сдвига уровня является цепочка — делитель напряжения, состоящая из диодов VD1—VD3 и нагрузки на выходе $R_н$.



Рис. 13.18. Схемы сдвига уровня: *а* — диодная; *б* — с термокомпенсацией на стабилитроне

В этой схеме выходное напряжение равно $U_{вых} = U_К - \Delta 3U_{пр}$, где $\Delta 3U_{пр}$ — падение напряжения на диоде при прямом смещении для трех диодов VD1—VD3. Так как падение напряжения на диодах VD1—VD3 ($\Delta 3U_{пр}$) практически стабильно при незначительных изменениях питающего напряжения, то и напряжение на нагрузке $U_{вых}$ практически не будет изменяться. В качестве напряжения питания для данного делителя можно рассматривать напряжение $U_{КЭ}$, снимаемое с каскада усиления на транзисторе VT1 (рис. 13.18, *а*). Напряжение $U_{КЭ}$, снимаемое с VT1, может изменяться в небольших пределах из-за различных энергетических воздействий (температуры, $U_К$ и т.д.), однако выходное напряжение, передаваемое в следующий каскад через схему сдвига уровня, изменяться не будет.

Диоды в схеме сдвига уровня также могут изменять свое внутреннее сопротивление при тепловом воздействии, что уменьшает падение напряжения на них $\Delta 3U_{пр}$ и увеличивает выходное напряжение $U_{вых}$. В результате последующий каскад получает сдвиг положения рабочей точки. Для исключения этого в схему сдвига уровня вводят элементы термокомпенсации. В качестве примера на рис. 13.18, *б*, последовательно с диодами VD1—VD3 включен стабилитрон VD4, в котором при обратном смещении в режиме лавинного пробоя падение напряжения стабильно ($\Delta U_{обр} = U_{ст}$). Диоды и стабилитрон должны иметь противоположные температурные коэффициенты напряжения (ТКН).

В диодах при прямом смещении и увеличении температуры уменьшается дифференциальное сопротивление и падение напряжения на переходе, а в стабилитроне при обратном смещении в режиме лавинного электрического пробоя дифференциальное сопротивление перехода увеличивается и возрастает падение напряжения при снижении тока. В соответствии с этими свойствами и на основании формулы $U_{вых} = U_{КЭ} - \Delta 3U_{пр} - \Delta U_{обр}$ можно сделать вывод, что при уменьшении $\Delta 3U_{пр}$ и увеличении $U_{обр}$ суммарное напряжение $\Delta U_{VD} = -\Delta 3U_{пр} - \Delta U_{обр}$ остается неизменным при любом изменении температуры. Отсюда видно, что $U_{вых}$ стабилизировано при незначительных изменениях напряжения, подаваемого на схему сдвига уровня ($U_{КЭ}$).

Наиболее эффективно применение транзисторных схем сдвига уровня, которые усиливают входной сигнал.

Рассмотрим транзисторную схему сдвига уровня рис. 13.19, *а*, собранную на основе эмиттерного повторителя с нагрузкой в виде ГСТ. В схеме сдвига уровня эмиттерный повторитель выполнен на транзисторе VT1, а его нагрузкой служит делитель напряжения на резисторе R3 и ГСТ на транзисторах VT2 и VT3. Выходное сопротивление ГСТ составляет сотни килоом, а сопротивление резистора R3 (выходное сопротивление ЭП) единицы-десятки килоом. За счет падения напряжения на R3 (U_{R3}) создается дополнительный сдвиг напряжения на VT1 совместно с выходным напряжением, т.е. обеспечивается ООС по току для VT1 в цепи эмиттера VT1.

Ток $I_{Э3}$, протекающий через VT3, — стабильный, а так как два транзистора VT1 и VT3 включены последовательно, то стабилен и ток $I_{К1} \approx I_{Э3} \approx I_{Э1}$. Ток $I_{Э3}$ определяется по формуле $I_{Э3} \approx (U_{БЭ2} - U_{R3})/R4$. Тогда сдвиг уровня напряжения $\Delta U = U_{БЭ1} + (U_{БЭ2} - U_{R3})(R3/R4)$, где $U_{БЭ1} \approx U_{R3}$.

Напряжение $U_{БЭ2}$ — стабильное в результате стабильности падения напряжения при прямом смещении эмиттерного перехода VT2, работающего в диодном включении. Напряжение U_{R4} стабильно за счет схемы ГСТ, а напряжение $U_{R1} = U_{БЭ1}$ стабилизировано за счет стабильности тока $I_{Э1}$. В результате напряжение сдвига ΔU стабильно и зависит только от резисторов R3 и R4, с помощью которых его можно изменять (задавать) в широких пределах. На основании приведенных рассуждений можно сделать вывод о том,



Рис. 13.19. Транзисторные схемы сдвига уровня с ГСТ: *а* — с большим выходным сопротивлением; *б* — с эмиттерным повторителем на выходе

что и выходное напряжение будет стабильным при изменении температуры и незначительных изменениях питающего напряжения, так как $U_{вых} = U_K - \Delta U$. Недостаток схемы — большое $R_{вых}$ за счет сопротивления R3, которое создает ООС по току. Выходное сопротивление можно снизить, введя в схему дополнительный эмиттерный повторитель на VT4 (рис. 13.19, *б*). Эмиттерный повторитель имеет малое выходное сопротивление, что уменьшает общее выходное сопротивление схемы сдвига и большое входное сопротивление, которое хорошо согласовывается с большим выходным сопротивлением VT3.

13.2.6. Дифференциальные усилительные каскады

Дифференциальные усилители (ДУ) играют важную роль в интегральной схемотехнике. Так, в аналоговых интегральных схемах дифференциальные усилители служат входными каскадами операционных усилителей; в цифровых ИС на схемах ДУ базируются токовые переключатели. Входной каскад определяет входное сопротивление и потребляемый ток на входе, оказывает основное влияние на формирование таких показателей, как уровень шумов, дрейф нуля, следовательно, и на реальную чувствительность усилителя.

Рассмотрим основные требования, предъявляемые к входному каскаду: большой коэффициент усиления, максимальное ослабление синфазного сигнала, минимальное смещение, минимальный дрейф нуля, минимальный входной ток, минимальное температурное изменение токов, минимальный уровень шумов на входе. Каждое это требование может быть реализовано на основе специальных схемных решений.

Дифференциальным усилителем называют усилитель с двумя входами, который усиливает разность напряжений, приложенных к ним, т.е. сигнал на выходе пропорционален разности входных сигналов. Если на оба входа усилителя подать одинаковое (синфазное) напряжение, то усиление будет чрезвычайно мало. Дифференциальный усилительный каскад не усиливает синфазные сигналы.

Одна из наиболее распространенных схем ДУ представлена на рис. 13.20. Дифференциальный усилительный каскад выполнен по принципу сбалансированного моста, два плеча которого состоят из резисторов R_{K1} и R_{K2}, а два других — из транзисторов VT1 и VT2. В одну диагональ моста (точки *A* и *B*) включено двухполяр-

ное напряжение питания, подаваемое от двух симметричных и равных источников напряжения $+U_{K1}$ и $-U_{K2}$, включенных согласованно и объединенных общей точкой — корпусом. Таким образом, суммарное напряжение питания ДУ равно $2U_K$. Второй источник $-U_{K2}$ позволяет снизить потенциалы эмиттеров VT1, VT2 и VT4 до потенциала общей шины. Это исключает необходимость введения элементов смещения и дополнительных компенсирующих напряжений для определения рабочего режима транзисторов и исключения дрейфа нуля (т.е. при $U_{вх} = 0$ напряжение на выходе равно нулю $U_{вых} = 0$). Источник U_{K2} служит источником смещения на эмиттерные переходы через источники входных сигналов для VT1 и VT2, а $+U_{K1}$ – источник смещения на коллекторные переходы VT1 и VT2. В другую диагональ моста (точки *C* и *D*) включается нагрузка.



Рис. 13.20. Схема дифференциального усилителя с ГСТ

В эмиттерную цепь ДУ включен, как конструктивная нагрузка, резистор RЭ (показан штриховой линией) или его электронный эквивалент ГСТ на транзисторах VT3 и VT4. Делитель напряжения на транзисторе VT4 и резисторе R1 подключен к источнику $-U_{K2}$, а питание выходного транзистора осуществляется от суммарного источника $U_K = U_{K1} + U_{K2}$.

Из схемного построения дифференциального усилителя в ИМС можно сделать вывод, что оно равнозначно построению балансного двухтактного усилителя постоянного тока в дискретной схемотехнике. Специфика ИМС не позволяет полностью реализовать все схемотехнические решения дискретной схемотехники в ИМС для выполнения всех функций и требований, предъявляемых к ДУ в ИМС.

Для того чтобы ДУ качественно и надежно выполнял все функции и требования, предъявляемые к нему, как к входному каскаду ИМС, а также мог в процессе длительной работы сохранить свои

параметры и свойства, в реальных усилителях требуется выполнить два основных условия при построении ДУ в ИМС.

Первое условие построения состоит в симметрии обоих плеч ДУ. Если это условие выполнено полностью, то больше ничего и не требуется для получения идеального ДУ.

Рассмотрим построение и работу ДУ по схеме, приведенной на рис. 13.20. Анализ работы и построения ДУ основан на идеальной симметрии двух плеч, первое из которых состоит из транзистора VT1 и резистора R_{K1}, а второе — из транзистора VT2 и резистора R_{K2}, т.е. на равенстве VT1 и VT2, R_{K1} и R_{K2}. Каждое плечо ДУ является каскадом по схеме с ОЭ, т.е. ДУ состоит из двух каскадов, построенных по схеме с ОЭ. В этом случае при отсутствии входных сигналов ($U_{вх1} = 0$ и $U_{вх2} = 0$) коллекторные токи и потенциалы коллекторов VT1 и VT2 будут одинаковы, а выходное напряжение $U_{вых} = 0$, т.е. существует полный баланс моста.

При одинаковом дрейфе нуля в обоих каскадах (плечах ДУ) потенциалы коллекторов будут изменяться всегда одинаково, поэтому на выходе ДУ дрейф нуля будет отсутствовать. За счет симметрии плеч ДУ обеспечивается высокая стабильность при изменении напряжения питания, температуры, радиационного воздействия и т.д.

Симметрию общих плеч ДУ могут обеспечить лишь идентичные элементы, которые были изготовлены в абсолютно одинаковых условиях. Так, в полупроводниковой (монолитной) ИМС близко расположенные элементы действительно имеют почти одинаковые параметры, о чем указано при изготовлении микросхем. Следовательно, в полупроводниковых ИМС первое условие в ДУ почти выполнено. Это позволяет реализовать ДУ пусть не с идеальными, а все же с хорошими параметрами, но при непременном выполнении второго основного условия построения ДУ в ИМС.

Второе основное условие состоит в обеспечении глубокой ООС для синфазного сигнала. Напомним, что синфазными называются одинаковые сигналы, имеющие равные амплитуды, фазу и форму. Если на входах ДУ (рис. 13.20) присутствуют $U_{вх1} = U_{вх2}$, причем с совпадающими фазами, то можно говорить о поступлении на вход ДУ синфазного сигнала. Синфазные сигналы обычно содержат помехи, наводки и т.д. Часто они имеют большие амплитуды (значительно превышающие полезный сигнал) и крайне нежелательны для работы любого усилителя.

Чтобы выполнить второе условие в ДУ вводят резистор $R_Э$ (в схеме на рис. 13.20 показан штриховой линией) или его электронный эквивалент ГСТ. Если на вход ДУ поступает синфазная помеха, например, положительной полярности, то транзисторы VT1 и VT2 приоткроются и их эмиттерные токи возрастут. В результате через резистор $R_Э$ будет протекать суммарное приращение этих токов, образующее на нем сигнал последовательной ООС по току. При этом уменьшится коэффициент усиления каскадов по напряжению для синфазного сигнала, образующих общие плечи ДУ. Коэффициент усиления можно рассчитать по формуле

$$K_{U\,СФ} = \frac{R_{K1}}{2R_Э} - \frac{R_{K2}}{2R_Э} = \frac{\Delta R_K}{2R_Э}.$$

Чем лучше симметрия плеч ДУ, тем меньше ΔR_K. Поскольку идеальная симметрия невозможна даже в полупроводниковой ИМС, то всегда $\Delta R_K \neq 0$. При заданном значении ΔR_K уменьшить $K_{U\,СФ}$ удается за счет увеличения глубины ООС, т.е. увеличения $R_Э$. В результате удается подавить синфазную помеху.

Теперь рассмотрим работу ДУ для основного рабочего входного сигнала — дифференциального. Дифференциальными (противофазными) сигналами называются сигналы, имеющие равные амплитуды, но противоположные фазы. Будем считать, что входное напряжение подано между входами ДУ, т.е. на каждый вход поступает половина амплитудного значения входного сигнала, причем в противоположных фазах. Если $U_{вх1}$ в рассматриваемый момент времени представляется положительной полуволной, то $U_{вх2}$ — отрицательной.

За счет действия $U_{вх1}$ транзистор VT1 приоткрывается и его эмиттерный ток получает положительное приращение $+\Delta I_{Э1}$, а за счет действия $U_{вх2}$ транзистор VT2 призакрывается и его эмиттерный ток получает отрицательное приращение $-\Delta I_{Э2}$. В результате приращение тока в цепи резистора $R_Э$ будет $\Delta I_{RЭ} = \Delta I_{Э1} - \Delta I_{Э2}$. Если общие плечи ДУ идеально симметричны, то $\Delta I_{RЭ} = 0$ и, следовательно, ООС для дифференциального сигнала отсутствует. Благодаря этому от каждого плеча с ОЭ в рассматриваемом усилителе, и следовательно, от всего ДУ, получают большое усиление. Так как для дифференциального входного сигнала в любой момент времени потенциалы коллекторов VT1 и VT2 будут находиться в про-

тивофазе, то на нагрузке возникает удвоенный выходной сигнал. Таким образом, резистор $R_Э$ образует ООС только для синфазного сигнала.

На практике можно использовать четыре схемы включения ДУ: симметричный вход и выход, симметричный вход и несимметричный выход, несимметричный вход и симметричный выход, несимметричный вход и выход. При симметричном входе один источник входного сигнала подключается между входами ДУ (между базами транзисторов). При симметричном выходе сопротивление нагрузки подключается между выходами ДУ (между коллекторами транзисторов). При несимметричном входе источники входных сигналов подключаются между одним входом ДУ и общей шиной. Коэффициент усиления ДУ не зависит от способа подачи входных сигналов (т.е. не зависит от того, симметричный или несимметричный вход) и числа источников входного сигнала.

При несимметричном включении входного сигнала на один из входов ДУ (рис. 13.21, *а* и *б*) второй вход подключают на общую шину, так как второй входной сигнал отсутствует. Варианты схем включения источников входных сигналов показаны на рис. 13.21.

При несимметричном выходе нагрузка подключается одним концом к коллектору одного транзистора, а другим — к общей шине. В этом случае K_U оказывается в 2 раза меньше, чем при симметричном выходе.

Если при несимметричном входе и выходе входной сигнал подан на вход того же плеча, с выхода которого снимается выходной сигнал с ДУ, то в этом случае на усиление работает лишь одно плечо



Рис. 13.21. Схемы включения входных сигналов на дифференциальный усилитель: *а* — несимметричная по входу $U_{вх1}$; *б* — несимметричная по входу $U_{вх2}$; *в* — симметричная по входам $U_{вх1}$ и $U_{вх2}$

и на выходе получаем инвертированный сигнал. Когда входной сигнал подан на вход одного плеча ДУ, а выходной сигнал снимается с выхода другого плеча, то на выходе получаем неинвертированный сигнал с тем же K_U, что и в первом случае.

Независимо от того, какая схема включения ДУ применяется, одним из основных параметров ДУ является коэффициент ослабления (подавления) синфазного сигнала (КООС). На примере работы схемы для синфазного и дифференциального (парафазного) сигналов видно, что подавление синфазного сигнала происходит за счет ООС, созданной резистором $R_Э$, и тем лучше, чем больше сопротивление резистора $R_Э$. Однако существует несколько причин, ограничивающих эту возможность. Самая главная — большие трудности при реализации резисторов значительных номиналов в монолитных ИМС (большая площадь кристалла и рост потребляемой мощности резистора из-за нагрева).

Для решения этой проблемы используют электронный эквивалент резистора большого номинала, которым является генератор стабильного тока ГСТ. На рис. 13.20 схема ГСТ построена на транзисторах VT3 и VT4 и включается вместо резистора $R_Э$. За счет стабильности тока через VT3 практически не изменяются и токи через VT1 и VT2. Включение ГСТ в эмиттерную нагрузку увеличивает входное сопротивление ДУ и коэффициент усиления схемы K_U.

Современные схемотехнические решения ДУ выполняются по различным схемам, но в них всегда используются схемы ГСТ. Для таких ДУ значение КООС обычно лежит в пределах 60—100 дБ.

Основные направления совершенствования схем ДУ в аналоговых ИМС — повышение коэффициента усиления, увеличение входного сопротивления и уменьшение выходного сопротивления.

Для увеличения $R_{вх}$ применяют составные транзисторы (наиболее часто по схеме Дарлингтона), которые обладают большим коэффициентом усиления.

Схема ДУ с составными транзисторами приведена на рис. 13.22. Составные транзисторы могут быть выполнены и на комплементарной паре транзисторов. Входное сопротивление такого ДУ на составных транзисторах в 2 раза выше, чем с одиночными транзисторами. Его можно увеличить, используя полевые транзисторы, имеющие малые входные токи (рис. 13.23).



Рис. 13.22. Схема дифференциального усилителя с ГСТ и составными транзисторами



Рис. 13.23. Схема дифференциального усилителя с ГСТ на полевых транзисторах

В схеме на рис. 13.23 ГСТ выполнен по схеме, которая аналогична схеме на биполярных транзисторах для стабилизации суммарного тока истоков $I_{И}$.

Важнейшим показателем работы схемы ДУ является коэффициент усиления дифференциального сигнала по схеме симметричного входа и выхода. Поскольку в этом случае входное напряжение делится во входных цепях транзисторов каждого плеча пополам, а также учитывая, что $U_{вх1} = 0{,}5U_{вх2}$ и $U_{вх2} = -0{,}5U_{вх}$, получим

$$K_U = \frac{U_{вых1} - U_{вых2}}{U_{вх}} = \left| \frac{4h_{21Э}R_К}{R_{11Э}} \right|.$$

Из полученного соотношения следует, что дифференциальный коэффициент усиления зависит от сопротивления нагрузки в коллекторной цепи $R_К$. При выполнении схем ДУ по интегральной технологии с ростом значения $R_К$ увеличивается площадь, занимаемая им на кристалле полупроводника, и возрастает напряжение питания, необходимое для сохранения режима работы транзисторов. Коэффициент усиления можно увеличить, заменив резистор $R_К$ динамической коллекторной нагрузкой, в качестве которой чаще всего используют схему так называемого токового зеркала (рис. 13.24).

Транзисторы VT3 и VT4 структуры *p-n-p*-типа, выполняющие функцию динамических нагрузок каскада, близки по параметрам, что легкоосуществимо при их исполнении на одной подложке. При

этом VT3 используется в диодном включении. Ток $I_{К1}$ транзистора VT1 задается транзистором VT3 и создает падение напряжения $U_{БЭ3}$, определяющее входное напряжение $U_{БЭ4}$. Поскольку транзисторы VT3 и VT4 близки по параметрам, то $I_{К4} \approx I_{К3}$. Так как VT1 соединен последовательно с VT3, а VT2 соединен последовательно с VT4, то равны соответственно и токи $I_{К1} = I_{К3}$, $I_{К2} = I_{К4}$. В результате можно сделать вывод, что $I_{К1} = I_{К2}$ (ток $I_{К2}$ является «отражением» тока $I_{К1}$, что и определило название схемы «токовое зеркало»).



Рис. 13.24. Схема дифференциального усилителя с коллекторной динамической нагрузкой

Включение транзисторов VT3 и VT4 в коллекторных цепях, имеющих достаточно большое выходное сопротивление, позволяет резко повысить сопротивление коллекторной нагрузки, которое в этом случае не зависит от напряжения источника питания, и дифференциальный коэффициент усиления ДУ до $(1—3)\cdot 10^3$.

Важной особенностью схем ДУ с динамической нагрузкой является возможность получения одиночного – несимметричного выхода с максимальной амплитудой тока (нагрузка подключена к $U_{вых2}$ и общей шине). Схема включена с несимметричным входом $U_{вх1}$ и несимметричным выходом $U_{вых2}$, а вход $U_{вх2}$ подключен на общую шину. В этом случае сигнал подается на вход одного плеча каскада ДУ — на транзистор VT1, а снимается с коллектора другого плеча — транзистор VT2. При определении коэффициента усиления следует учитывать, что для транзистора VT2 входным сигналом является напряжение с ГСТ. Поэтому часть схемы на транзисторе VT2 рассматривается как усилитель по схеме с ОБ.

Предположим, что источник входного сигнала $U_{вх1}$ имеет полярность, показанную на рис. 13.24. Входной ток $I_{вх1}$, воздействием $U_{вх1}$ увеличивает токи $I_{Б1}$ и $I_{Э1}$ и падение напряжения на ГСТ.

Увеличение падения напряжения на ГСТ в точках *а* и *б* уменьшает прямое смещение на эмиттерном переходе VT2 (действует как ООС) и уменьшает базовый ток $I_{Б2}$. Изменение базовых токов изменяет коллекторные токи — $I_{К1}$ увеличивается, а $I_{К2}$ уменьшается. Увеличение тока $I_{К1}$ увеличивает ток через VT3 и падение напряжения $U_{БЭ3} = U_{БЭ4}$. В результате увеличения напряжения $U_{БЭ4}$ увеличивается коллекторный ток $I_{К4}$ на величину увеличения тока $I_{К1}$. Из-за неравенства токов $I_{К2}$ и $I_{К1}$ в нагрузке будет ток $I_н = I_{К4} - I_{К2}$, равный приращению тока $I_{К1}$.

При таком схемном решении видно, что потенциал на выходе $U_{вых2}$ совпадает с потенциалом на входе $U_{вх1}$, но не совпадает с потенциалом на входе $U_{вх2}$. Поэтому вход транзистора VT1 ($U_{вх1}$) называют неинвертирующим входом и на схеме обозначают знаком «+», а вход транзистора VT2 ($U_{вх2}$) — инвертирующим и обозначают на схемах знаком «–».

Поскольку для дифференциальных усилительных каскадов важным параметром является большое входное сопротивление, а в схеме ДУ оно равно сумме входных сопротивлений транзисторов VT1 и VT2, то при включении составных транзисторов оно повышается в 2 раза и достигает десятков и сотен килоом, что позволяет подавать на вход сигнал малой амплитуды. Однако, как уже было сказано выше, более существенное повышение (до десятков мегаом) входного сопротивления дает дифференциальный каскад на полевых транзисторах (рис. 13.23), который, так же как и схема на рис. 13.24, может быть выполнен с динамической нагрузкой.



Рис. 13.25. Схема дифференциального усилителя на полевых транзисторах МДП-структуры

При построении схем ДУ на полевых транзисторах необходимо учитывать, что управляющим сигналом являются потенциалы на затворах, а их ток имеет малое значение. Еще меньшее значение имеет входной ток при использование транзисторов МДП-структуры, что и обеспечивает слабую зависимость входного тока $I_{вх}$ от температуры (рис. 13.25). В таких

схемах конструктивная нагрузка выполнена на транзисторах МДП-структуры, что позволяет не применять резисторы и уменьшать габариты ИМС и потребляемую мощность, а также выделение тепловой энергии. Однако в таких схемах чувствительность к изменению температуры выше, чем в биполярных транзисторах, в десятки раз.

Согласование входных токов в дифференциальном каскаде на полевых транзисторах представляет большие трудности, так как обычно имеется значительный разброс токов затворов обоих транзисторов даже в ИМС.

13.2.7. Выходные каскады

Специальные выходные каскады предназначены для получения на выходе заданной амплитуды напряжения и тока и защиты предшествующих каскадов от изменений внешней нагрузки, а также для повышения КПД.

Основное требование, предъявляемое к выходному каскаду — большое входное сопротивление для согласования с предыдущим (предвыходным) каскадом и малое выходное сопротивление для передачи без потерь в нагрузку выходного напряжения.

Большое входное сопротивление выходного каскада не шунтирует выходной сигнал предыдущего каскада, а низкое выходное сопротивление хорошо согласовывается с любым сопротивлением нагрузки. Последнее обстоятельство особенно важно, так как сопротивление нагрузки может изменяться в широких пределах. Особенно это важно при $R_{\text{н}} \to 0$. Таким образом, если $R_{\text{вых}}$ выходного каскада будет минимальным, то при снижении сопротивления нагрузки $R_{\text{н}}$ общее сопротивление будет изменяться незначительно. При большом $R_{\text{вых}}$ каскада и снижении сопротивления нагрузки $R_{\text{н}}$ результирующее сопротивление изменится существенно. Это видно из формулы $R = \dfrac{R_{\text{н}} R_{\text{вых}}}{R_{\text{н}} + R_{\text{вых}}}$, где общее сопротивление при параллельном включении двух сопротивлений всегда меньше самого малого сопротивления.

Кроме того, выходной каскад не должен вносить линейных искажений, особенно это относится к исключению прохода постоянной составляющей предыдущего каскада.

Индуктивность и емкость в ИМС сложно реализовать, а создание мощных резисторов исключается из-за ограниченной мощ-

ности, рассеиваемой кристаллом, и возможности перегрева ИМС. Поэтому в ИМС используют бестрансформаторные каскады. Этим требованиям наиболее полно удовлетворяют схемы эмиттерных повторителей. В первых разработках применяли однотактные схемы, которые широко используются в некоторых ИМС и в настоящее время.

Простейший однотактный выходной каскад на основе схемы эмиттерного повторителя (рис. 13.26) собран на транзисторе VT4 по схеме с ОК.

Схема с ОК обеспечивает очень малое выходное сопротивление каскада. На транзисторе VT2 построен каскад сдвига уровня, в эмиттерной цепи которого включен ГСТ на транзисторах VT1 и VT3. Как известно, в схеме классического эмиттерного повторителя коэффициент усиления $K_U \approx 1$, что является ее существенным недостатком как усилителя. Для повышения коэффициента усиления выходного каскада эмиттерного повторителя на транзисторе VT4 в схеме построена цепочка последовательной положительной обратной связи по напряжению (ПОС) на резисторах R5, R4 и транзисторе VT3. Одновременно с увеличением коэффициента усиления примерно в 2,5 раза ПОС позволяет увеличить входное и снизить выходное сопротивление каскада эмиттерного повторителя.



Рис. 13.26. Схема однотактного выходного каскада усилителя с эмиттерным повторителем на выходе

Особенность построения в схеме ПОС заключается в том, что резистор R5 является общим для эмиттерных цепей транзисторов VT3 и VT4. В этом случае эмиттерные токи транзистора VT3 ($I_{Э3}$) и VT4 ($I_{Э4}$) протекают через резистор R5, создавая на нем падение напряжения UR5. Это напряжение является напряжением ООС для транзистора VT3, а напряжение, снимаемое с резисторов R4, R5 и

транзистора VT3, создает ПОС для транзистора VT4. Поскольку напряжение на резисторе R5 является частью выходного напряжения на нагрузке ($U_н$), то в схеме действует частичная ПОС.

При постоянстве напряжения смещения на эмиттерном переходе VT3 за счет действия ГСТ эмиттерный ток транзистора VT3 будет зависеть только от напряжения на резисторе R5. Так, при увеличении выходного эмиттерного тока $I_{Э4}$ через резистор R5 на нем увеличивается падение напряжения. В результате уменьшается напряжение прямого смещения на эмиттерном переходе транзистора VT3, равное $U_{Э3} = U_{ГСТ} - U_{R4} - U_{R5}$ за счет увеличения обратного смещения от напряжения U_{R5} (действует ООС). Транзистор VT3 закрывается и увеличивается его сопротивление, следовательно, повышается положительный потенциал его коллектора (точка *A*) и напряжение прямого смещения на эмиттерном переходе транзистора VT4 эмиттерного повторителя. Увеличение прямого смещение на эмиттерном переходе VT4 вызывает увеличение эмиттерного тока $I_{Э4}$ и выходного напряжения, снимаемого с резисторов R5 и R6 ($U_{вых} = U_{R5} + U_{R6}$). Положительная обратная связь, действующая на выходном транзисторе VT4 в этой схеме (рис. 13.26), очень слабая, и условие самовозбуждения, т.е. перехода транзистора VT4 в режим глубокого насыщения, не может быть выполнено, что указывает на то, что схема работает устойчиво.

Диод VD1 в схеме, включенный под обратное смещение, выполняет функции конденсатора, который ускоряет процесс нарастания и спада напряжения на входе VT2, и тем самым уменьшает переходные процессы.

Рассмотрим принцип работы диода VD1 как конденсатора в электрической цепи на рис. 13.26, состоящей из R4, R5, VT3 и VD1, эквивалентные схемы для которой показаны на рис. 13.27, *а*.

В данной схеме (рис. 13.27, *а*) диод, выполняющий функции конденсатора, и транзистор VT3 с резисторами R4 и R5, выполняющий функции резистора, создают RC-цепь, эквивалентная схема которой приведена на рис.13.27, *б*. Действие RC-цепей основано на переходных процессах при включении и выключении напряжения в цепи на основании второго закона коммутации. Второй закон коммутации определяет, что при включении напряжения на RC-цепь в первоначальный момент времени ($t = 0$) напряжение на конденсаторе C равно нулю. По второму закону Кирхгофа



Рис. 13.27. Схема ускоряющей цепи в ИМС выходного каскада усилителя (*а*) и ее аналог как RC-цепочки (*б*)

($U_{вх} = U_C + U_R$) RC-цепи все напряжение в этот момент времени приложено к резистору ($U_{вх} = U_R$). Напряжение на конденсаторе C определяется по формуле $U_C = U_{вх}(1 - e^{-t/\tau})$, где $\tau = RC$ — постоянная времени электрической RC-цепи. За время, приблизительно равное 5τ, конденсатор заряжается, и напряжение на резисторе становится равным нулю $U_R = U_{вх}e^{-t/\tau}$.

Применительно к рассматриваемой эквивалентной RC-цепи можно сделать вывод о том, что при включении входного напряжения $U_{вх}$ в начальный момент времени t_0 все входное напряжение будет приложено к участку цепи VT3–R4–R5 (эквивалентному резистору), в точке *A* — «плюс», а в точке *B* – «минус». Такая разность потенциалов резко увеличивает прямое смещение эмиттерного перехода VT3, что приведет к возрастанию эмиттерного тока. В течение времени 5τ возрастает барьерная емкость диода VD1 ($C_{VD1бар}$) и уменьшается напряжение в точках *A* и *B* эквивалентного резистора VT3—R4—R5. Полярность $C_{VD1бар}$ показана на рис. 13.26. При уменьшении входного сигнала $U_{вх}$ барьерная емкость начнет разряжаться через эмиттерный переход VT2 и резистор R3 и уменьшать потенциал базы VT4, ускоряя снижение эмиттерного тока $I_{Э4}$ и переход транзистора VT4 в режим отсечки.

Однотактные выходные каскады работают в режиме класса *A* и потребляют много мощности, а их КПД — низкий. Поэтому эти каскады применяют в схемах при небольших выходных мощностях.

Наибольшее распространение в ИМС нашли двухтактные бестрансформаторные выходные каскады, работающие в режимах классов *AB* и *B* с одним или двумя источниками питания. Два симметричных плеча каскада включены последовательно. Двухтактные выходные каскады строятся на биполярных и униполярных (полевых) транзисторах однотипных и разных структур (комплементарные).

Двухтактные каскады на комплементарных транзисторах управляются от однофазного источника входного сигнала, двухтактные каскады на одноструктурных транзисторах — парафазными входными сигналами.



Рис. 13.28. Схема двухтактного выходного каскада усилителя с источником парафазного сигнала

В схеме выходного каскада на однотипных структурах, например на биполярных транзисторах *n-p-n*-типа (рис. 13.28), транзисторы возбуждаются в противофазе парафазными сигналами. Выходной каскад выполнен на транзисторах VT2 и VT3, включенных последовательно на одну нагрузку. Транзистор VT2 включен по схеме с ОЭ, а транзистор VT3 — по схеме с ОК. Источником противофазных (парафазных) входных сигналов служит фазоинверсный выходной каскад на транзисторе VT1.

С фазоинверсного каскада снимаются равные по амплитуде, но сдвинутые по фазе на 180° напряжения $U_{вых1}$ и $U_{вых2}$, т.е. противофазные сигналы. Транзисторы VT2 и VT3 двухтактного последовательного выходного каскада работают в режиме класса *B*. Противофазные сигналы $U_{вых1}$ и $U_{вых2}$ с VT1 открывают поочередно транзисторы VT2 и VT3. При открытии VT1 течет ток $I_{Э2}$, при открытии VT2 — ток $I_{К3}$. В результате на $R_н$ формируется двухполярный выходной сигнал. Недостатком схемы является то, что в один полупериод на нагрузку действует эмиттерный ток, а в другой — коллекторный. При равенстве транзисторов VT2 и VT3 это может создать видимость неравенства напряжения на нагрузке в двухполярном выходном сигнале, так как ток $I_{К3} > I_{Э2}$.

Если учесть, что напряжения $U_{вых1}$ и $U_{вых2}$, действующие на двухтактный каскад, тоже имеют неравные амплитуды $U_{вых1} > U_{вых2}$, то это предположение недоказуемо. Так как $U_{вых1} > U_{вых2}$, то и уровень открытия транзистора VT2 будет выше, чем у транзистора VT1. В результате ток $I_{Э2}$ будет больше, чем ток $I_{Э3}$. Уменьшение тока $I_{Э3}$ приведет к уменьшению и коллекторного тока $I_{К3}$ транзистора VT3 приблизительно на то же значение, на которое уменьшается ток $I_{Э3}$ по сравнению с током $I_{Э2}$. Из этих рассуж-

дений следуют равенства токов $I_{Э2} = I_{К3}$ и амплитуд в двухполярном выходном сигнале.

Схема двухтактного выходного каскада на одноструктурных транзисторах с управлением парафазным входным напряжением с одним источником питания (рис. 13.29) аналогична схеме на рис. 13.28. Для обеспечения работы этой схемы как двухтактного усилителя необходимо включить в выходной цепи конденсатор С1, который выполняет функции источника питания в один из полупериодов усиления парафазных сигналов.

При подаче парафазных сигналов с предоконечного каскада VT1 на выходной каскад, когда на базе VT2 — «плюс», а на базе VT3 — «минус», открывается транзистор VT2 и появляется ток $I_{Э2}$, протекающий по цепи: $+U_К \rightarrow VT2_{К\text{-}Б\text{-}Э} \rightarrow С1 \rightarrow R_н \rightarrow -U_К$. Конденсатор заряжается до напряжения источника питания ($U_К$). Его полярность показана на рис. 13.29. При изменении полярности парафазных сигналов на базах транзисторов VT2 и VT3 изменяются потенциалы: на базе VT2 — «минус», а на базе VT3 — «плюс». В этот момент закрывается VT2 и открывается VT3. Источником напряжения питания для открытого транзистора VT3 становится конденсатор С1. При открытом транзисторе конденсатор разряжается по цепи: $+С1 \rightarrow VT3_{К\text{-}Б\text{-}Э} \rightarrow R_н \rightarrow -С1$.

При идентичности параметров транзисторов важно обеспечить симметрию плеч двухтактной схемы по питанию. Для этого конденсатор выбирают с большой емкостью, чтобы напряжение на нем не снижалось при закрытом транзисторе VT3. В этих условиях будут одинаковы токи плеч $I_{Э2} = I_{К3}$ с учетом рассуждений, рассмотренных для схемы на рис. 13.29. Выполнить условие $U_С = U_К$ при большом токе нагрузки трудно.



Рис. 13.29. Схема двухтактного выходного каскада усилителя с одним источником питания

Широкое применение получили двухтактные схемы выходных каскадов, выполненных на комплементарных транзисторах. В этих схемах используются основной (входной) транзистор *n-p-n*-структуры и дополняющий — *p-n-p*-

структуры. Преимуществом таких схем является возбуждение (возможность усиления) от однофазного источника входного сигнала: нет необходимости использовать фазоинверсный предвыходной каскад.



Рис. 13.30. Схема двухтактного выходного каскада усилителя с комплементарной парой

Выходной каскад на рис. 13.30 выполнен на транзисторах VT1 и VT2 *n-p-n*-структуры (комплементарная пара) и управляется однофазным напряжением, поэтому режим работы может быть класса *B* или *AB*. Схема построена с двумя источниками питания $U_{К1}$ и $U_{К2}$, имеющими общий вывод — корпус, к которому подключена нагрузка $R_н$. Данная схема может работать и с одним источником питания, так же как на схеме на рис. 13.30, с применением на выходе конденсатора, выполняющего роль второго источника питания.

Так как нагрузка включена в эмиттерные цепи VT1 и VT2, то схема работает как эмиттерный повторитель, а усиление мощности обусловлено только усилением тока.

В наиболее простом случае, соответствующем режиму класса *B*, в отсутствие входного сигнала оба транзистора закрыты. В этом случае через нагрузку ток не протекает, что указывает на отсутствие постоянного напряжения на выходе при $U_{вх} = 0$. В таком схемном решении не требуется трансформаторный выход, что является хорошим признаком для применения схемы в ИМС. Транзисторы включены так, что каждое плечо работает один такт от своего источника питания на общую нагрузку. Во время положительного полупериода входного напряжения ($U_{вх}$) открыт транзистор VT1 и через нагрузку протекает ток $I_{Э1}$. Отрицательным полупериодом входного напряжения открывается транзистор VT2 и ток $I_{Э2}$ протекает через нагрузку в противоположном направлении. В результате на $R_н$ формируется двухполярный выходной сигнал усиленного тока.

Следует отметить, что такие достоинства двухтактного выходного каскада, как отсутствие постоянного напряжения на нагрузке



Рис. 13.31. Схема двухтактного выходного каскада усилителя с составным транзистором в комплементарной паре

при $U_{вх} = 0$ и удвоение низкой выходной мощности по сравнению с мощностью однотактного каскада, могут быть реализованы в полной мере лишь при полной симметрии схемы. Однако выполнить на одной подложке ИМС идентичные по параметрам транзисторы *p-n-p*- и *n-p-n*-структур не удается. Обычно транзисторы *p-n-p*-типа имеют меньшее усиление, и это приводит к появлению на выходе каскада постоянного напряжения (при $U_{вх} = 0$) и неодинакового усиления каждого полупериода входного сигнала, что ведет к искажению выходного усиленного сигнала. Поэтому для создания наиболее близких по параметрам транзисторов в плечах транзистор *p-n-p*-типа часто выполняют составным (рис. 13.31). Составной транзистор на рис. 13.31 выполнен на транзисторах VT2 и VT3 и аналогичен структуре *p-n-p*-транзистора, но имеет коэффициент усиления выше, чем один транзистор *p-n-p*-типа в схеме на рис. 13.31. В схеме выходного каскада с составным транзистором параметры составного



Рис. 13.32. Диаграмма работы двухтактного выходного каскада в режиме класса *B*: *а* — совмещенные входные характеристики двух плеч каскада; *б* — выходной сигнал каскада

транзистора и VT1 наиболее близки по параметрам, что исключает постоянное напряжение на выходе при $U_{вх} = 0$ и уменьшает искажение усиленного сигнала.

Отличительной особенностью кремниевых транзисторов, которые являются основой ИМС, является ярко выраженная нелинейность начального участка входной вольт-амперной характеристики (ВАХ), которая приводит к нелинейности и искажению выходной характеристики. Это особенно сильно влияет на форму усиленного сигнала при работе двухтактного усилителя в режиме класса *B*, когда возникают нелинейные искажения типа центральной отсечки. На рис. 13.32 в качестве примера показаны входные ВАХ транзисторов и диаграмма выходного сигнала для схемы двухтактного усилителя на рис. 13.31. Входной сигнал на участке *1* (рис. 13.32) не усиливается, т.е. в этот момент входной сигнал расходуется на переход транзисторов каждого плеча двухтактного каскада из режима класса *B* в режим класса *AB*. В результате входной сигнал усиливается не весь, что ведет к искажению в виде «отсекания» его части в переходе с одного полупериода в другой по центру периода, т.е. выходной сигнал искажается. Такое искажение называют искажением «ступенькой», так как выходной сигнал действует прерывисто — ступенчато.

Для исключения искажения типа центральной отсечки схемы выходных каскадов усложняют, переводя их в режим работы класса *AB*. Усложнения заключаются в построении специальных схем для задания первоначального напряжения смещения и положения рабочей точки транзисторов каждого плеча двухтактного каскада.

Схема выходного каскада на двух *n-p-n*-транзисторах (рис. 13.33), в которой транзистор VT1 включен по схеме с ОК, а VT2 — по схеме с ОЭ, аналогична схеме на рис. 13.30. За счет включения резистора R1 и диода VD1 создается смещение фиксированным током базы для транзисторов VT1 и для транзисторов VT1 и VT2 устанавливается режим класса *AB*. Напряжение $U_{К1}$



Рис. 13.33. Схема двухтактного выходного каскада усилителя, работающего в режиме класса *AB*

также создает обратное смещение на диоде VD1. В результате VD1 закрыт, а транзистор VT1 находится в активном режиме. Между коллектором и эмиттером транзистора VT2 через R1 прикладывается напряжение от двух источников питания, равное $U_{КЭ2} = U_{К1} + U_{К2}$. В результате создается смещение косвенным методом и протекает слабый коллекторный ток через транзистор VT2 по цепи: $+U_{К1} \rightarrow$ R1 $\rightarrow$ VT2$_{К\text{-}Б\text{-}Э} \rightarrow$ R2 $\rightarrow -U_{К2}$. Падение напряжения на резисторе R1 уменьшает прямое смещение на эмиттерном переходе VT1 ($U_{БЭ1} = U_{К1} - U_{R1}$), следовательно, и на диоде VD1, приоткрывая его, а падение напряжения на резисторах R1 и R2 уменьшает напряжение на транзисторе VT2 ($U_{КЭ2} = U_{К1} + U_{К2} - U_{R1} - U_{R2}$) и токи через транзисторы уменьшаются. Таким образом, оба транзистора VT1 и VT2 работают в режиме класса *АВ* и через них по нагрузке протекают небольшие, равные по величине, токи противоположных направлений ($I_{Э1}$ и $I_{К2}$), а суммарный ток в нагрузке равен нулю.

При положительном входном сигнале ток транзистора VT2 возрастает, что приводит к увеличению падения напряжения на резисторе R1 и уменьшению прямого смещения на эмиттерном переходе транзистора VT1 и обратного смещения на диоде VD1. Через нагрузку возрастает ток $I_{К2}$ по цепи: $+U_{К2} \rightarrow R_н \rightarrow$ VD1 $\rightarrow$ VT2$_{К\text{-}Б\text{-}Э} \rightarrow$ $\rightarrow$ R2 $\rightarrow -U_К$. Транзистор VT1 остается закрытым, так как падение напряжения на диоде VD1 за счет тока $I_{К2}$ создает на эмиттерном переходе VT1 обратное смещение (знаки «+» и «–» в скобках на рис. 13.33).

При отрицательном входном сигнале транзистор VT2 закрывается. Падение напряжения на резисторе R1 и диоде VD1 за счет уменьшения коллекторного тока VT2 ($I'_{К2}$) уменьшается, что увеличивает прямое смещение на эмиттерном переходе VT1 и обратное смещение на VD1. Диод VD1 закрывается, а транзистор VT1 открывается и через него в нагрузку течет ток $I_{Э1}$. Амплитуды напряжения на нагрузке одинаковы при равенстве коэффициентов усиления. Так как транзистор VT1 включен по схеме с ОК, а VT2 — по схеме с ОЭ, то выравнивание коэффициентов усиления происходит при R1 = $R_н$. Резистор R1 ограничивает ток коллектора транзистора VT2, и при равенстве R1 = $R_н$ токи равны $I_{К2} = I_{Э1}$.

В двухтактном выходном каскаде на комплементарной паре транзисторов VT2 и VT3 (рис. 13.34) используется основной тран-

зистор *n-p-n* и дополняющий *p-n-p*, которые можно создать в ИМС при изоляции структур *p-n*-переходом. Режим класса *AB* в схеме задается с помощью предвыходного фазоинверсного каскада на транзисторе VT1, диодах VD1, VD2 и резисторе R, которые образуют схему делителя напряжения. Фазоинверсный каскад — источник противофазных напряжений для выходного каскада. Функции диодов VD1 и VD2 в реальном исполнении в ИМС выполняют транзисторы в диодном включении.



Рис. 13.34. Схема двухтактного выходного каскада усилителя на комплементарной паре, работающего в режиме класса *AB*

Ток делителя напряжения $I_д$ создает падение напряжения на диодах, которое создает прямое смещение на эмиттерных переходах транзисторов VT2 и VT3 и задает режим работы транзисторов. Поскольку падение напряжения на дифференциальном сопротивлении диодов мало, то транзисторы работают в режиме класса *AB*. При положительном входном сигнале VT1 открывается и потенциал базы транзистора VT3 становится более отрицательным и равным $U_{К2}$. Транзистор VT3 открывается и ток нагрузки $I_{Э3}$ протекает по цепи: $+U_{К2} \rightarrow RH \rightarrow VT3_{Э\text{-}Б\text{-}К} \rightarrow -U_{К2}$. При отрицательном сигнале VT1 закрывается, ток делителя и падение напряжения на резисторе R уменьшаются. Потенциал базы транзистора VT2 становится более положительным и равным $+U_{К1}$ и транзистор VT2 открывается. Ток нагрузки $I_{Э2}$ протекает по цепи: $+U_{К1} \rightarrow VT2_{К\text{-}Б\text{-}Э} \rightarrow R_н \rightarrow -U_{К1}$.

Поскольку параметры интегральных *n-p-n*- и *p-n-p*-транзисторов существенно различаются, особенно коэффициент усиления по току (который можно устранить, введя ООС, охватывающую выходной и предвыходной каскады), то в схеме возникает асимметрия, что также приводит к искажению выходного сигнала. Подобную асимметрию можно устранить, применяя в выходных двухтактных каскадах (рис. 13.35) в качестве *p-n-p*-транзисторов составной транзистор на комплементарной паре (VT4 и VT5, VT6), так же как в схеме на рис. 13.31. Для повышения мощности в выходном



Рис. 13.35. Схема двухтактного выходного каскада усилителя на составных транзисторах

каскаде также применяют составные транзисторы по схеме Дарлингтона (VT2, VT3 и VT5, VT6). В схеме выходного двухтактного каскада на составных транзисторах (рис. 13.35) можно получить большие мощности на выходе и повысить симметрию выходного каскада, что уменьшает нелинейные искажения.

В выходных каскадах также необходимо принимать меры по защите схемы от перегрузок, особенно от возможных коротких замыканий. Короткое замыкание в схеме может возникнуть при уменьшении сопротивления нагрузки, в результате чего резко возрастет ток в плечах каскадов.

Защита осуществляется за счет включения резисторов конструктивной нагрузки в эмиттерные цепи. В схеме на рис. 13.36, *а*, защиту выполняет ООС в эмиттерной цепи, которая возникает за счет



Рис. 13.36. Схемы двухтактных выходных каскадов с защитой от перегрузок: *а* — с помощью ООС; *б* — с помощью транзисторов

падения напряжения на резисторах R1 и R2. При возрастании тока в цепи транзисторов VT1 и VT2 напряжение на этих резисторах возрастает и в противофазе подается на эмиттерные переходы, соответственно уменьшая входное напряжение и, следовательно, входной и выходной токи. Чем больше сопротивление резисторов R1 и R2, тем эффективнее защита. Однако в этом случае возрастает выходное сопротивление и уменьшается напряжение на нагрузке и, что самое главное в ИМС, увеличивается рассеиваемая тепловая мощность. Создание резисторов больших номиналов в ИМС также невозможно. Более эффективна схема, в которой основную роль защиты от перегрузок выполняют транзисторы VT3 и VT4 (рис. 13.36, *б*). Резисторы R1 и R2 имеют небольшое сопротивление (20—30 Ом).

При нормальных для схемы токах оба транзистора закрыты. Если возрастают токи нагрузки транзисторов VT1 и VT2, то и на резисторах R1 и R2 также возрастает падение напряжения. Это падение напряжения увеличивает прямое смещение на эмиттерных переходах VT3 и VT4, которые, открываясь, шунтируют своим малым сопротивлением входы транзисторов VT1 и VT2. Транзисторы VT1 и VT2 закрываются и увеличивают выходное сопротивление двухтактного выходного каскада, при этом ток в нагрузке уменьшается. Аналогичную защиту можно применить и в схемах с предоконечным каскадом (например, в схеме на рис. 13.34), а также и в схемах выходных каскадов с одним источником питания (например, в схеме на рис. 13.29).

13.3. Операционные усилители

13.3.1. Назначение и характеристики

Операционный усилитель — универсальный многофункциональный узел аналоговых устройств, использующий аналоговые интегральные микросхемы.

Операционным усилителем (ОУ) называют усилитель электрических сигналов, предназначенный для выполнения различных операций над аналоговыми величинами, изменяющимися по закону непрерывной функции. Название усилителя обусловлено первоначальной областью его применения – выполнение различных опе-

раций над аналогичными сигналами (сложение, вычитание, интегрирование, дифференцирование и др.). ОУ на дискретных элементах не позволяли получить большой коэффициент усиления, они имели большие размеры и стоили дорого, кроме того, надежными не были. Поэтому операционные усилители в дискретном исполнении не нашли применения. Только благодаря внедрению ИМС были созданы ОУ, которые обладают многофункциональными возможностями, имеют малые габаритные размеры, высокую надежность и просты в эксплуатации.

Как и обычные усилители, операционный усилитель служит для усиления напряжения, тока или мощности входного сигнала и строится по схеме усилителя постоянного тока.

В настоящее время операционные усилители выполняют задачу многофункциональных узлов при реализации разнообразных электронных устройств. Они применяются для усиления, ограничения, перемножения, частотной фильтрации, генерации, стабилизации сигналов как в аналоговых, так и в цифровых устройствах.

Современные ОУ, выполненные в виде ИМС, являются высококачественными усилителями, показатели у которых лучше, чем у их дискретных аналогов.

Операционный усилитель часто рассматривают как устройство, по свойствам приближающееся к характеристикам некоторого идеального усилителя.

Идеальный ОУ обладает следующими свойствами: бесконечно большим коэффициентом усиления ($K \to \infty$); бесконечно большим входным сопротивлением ($R_{вх} \to \infty$); нулевым выходным сопротивлением ($R_{вых} \to 0$); бесконечно широким диапазонам усиливаемых частот $|f_н \div f_н| \to \infty$.

Естественно, что на практике ни одно из этих свойств не может быть осуществлено полностью, однако к ним можно приблизиться с достаточной для многих областей точностью. Достижение этих показателей и есть основное требование к построению ОУ.

В зависимости от конкретного применения ОУ в реальных устройствах к ним применяют и дополнительные требования, связанные со спецификой данного устройства. Выбор типа ОУ для конкретного применения может быть осуществлен на основе его характеристик. В то же время в некоторых особых случаях необходимо знание и внутренней структуры операционного усилителя.

13.3.2. Структурные схемы и обозначение операционных усилителей

Принципиальные схемы современного интегрального ОУ весьма сложны, но независимо от сложности все они могут быть разделены структурно на три основных блока: входной (*Вх*), промежуточный (*Пром*), и выходной (*Вых*). Каждый блок состоит из каскадов схемотехнических решений, выполняющих определенную задачу в общей схеме операционного усилителя. Основную задачу ОУ — усиление — выполняют каскады входного и промежуточного блока, которые можно считать одним общим каскадом — каскадом предварительного усиления.

По числу усилительных каскадов во входном и промежуточном блоках общей структуры ОУ, создающих основное усиление, различают трехкаскадные и двухкаскадные ОУ (рис. 13.37).

Во входном блоке находится первый (входной) каскад усилителя (1), выполненный по схеме дифференциального усилителя с симметричным входом и выходом с высокими входным сопротивлением и коэффициентом усиления, малым дрейфом нуля, высокой помехозащищенностью. Все входные параметры ОУ определяются свойствами его входного каскада.

В промежуточном блоке находится второй каскад усиления (2), выполненный по схеме дифференциального усилителя с симметричным входом и несимметричным выходом и является усилителем напряжения. Второй каскад обеспечивает переход от симметричного входного каскада дифференциального усилителя (ДУ) к несимметричному каскаду на выходе. Третий каскад (3), являющийся также промежуточным, обеспечивает необходимую амплитуду сигнала и совмещается с цепями сдвига уровня постоянного напряжения до нуля. Третий каскад является предоконечным каскадом и во многих схемах применяется как фазоинверсный каскад для получения парафазного напряжения для выходного каскада.



Рис. 13.37. Структурные схемы ОУ: *а* — трехкаскадного; *б* — двухкаскадного

Таким образом, в первых трех каскадах ОУ происходит основное усиление сигнала и исключение его искажения.

Выходной (оконечный) каскад служит для согласования больших выходных сопротивлений предоконечных каскадов усиления с малым сопротивлением нагрузки. Поэтому оконечный каскад должен обладать сравнительно большим входным сопротивлением, чтобы не нагружать предоконечный каскад, и малым выходным сопротивлением. Эти каскады построены на двухтактных или однотактных схемах эмиттерных и истоковых повторителей, работающих в режимах классов *A* или *AB*. Однотактные эмиттерные и истоковые повторители имеют низкий КПД, поэтому в оконечных каскадах преимущественно применяют двухтактные эмиттерные и истоковые повторители, выполненные на комплементарной паре. Такие схемы уменьшают потери в транзисторах и повышают КПД оконечного каскада, что также обеспечивает заданные уровни напряжения, тока и мощности при минимальных нелинейных искажениях и передачу в нагрузку выходного напряжения. Поскольку схемы эмиттерных повторителей имеют одновременно небольшое усиление по напряжению и току, то их можно считать усилителями мощности (УМ), особенно при использовании двухтактных схем. Итак, в ОУ как усилительные каскады работают в основном только входной и промежуточный каскады (рис. 13.37).

В связи с дальнейшим усовершенствованием элементной базы ИМС и с появлением новых схемных решений удалось резко увеличить коэффициент усиления первого (входного) каскада и ограничиться одним каскадом в промежуточном блоке усиления, т.е. построить двухкаскадный ОУ.

Уменьшение числа усилительных каскадов повышает быстродействие ОУ. Улучшение характеристик усилителей достигнуто за счет применения составных транзисторов, высокоомных резисторов на основе ПИНЧ-резисторов с применением полупроводниковых структур, замены резисторных нагрузок на динамические, применения ГСТ. В ряде случаев для повышения входного сопротивления усилителей применяют полевые транзисторы.

Входной каскад ОУ может содержать от одной до трех схем дифференциальных усилителей с симметричными входом и выходом в зависимости от схемотехнических решений его построения и требуемого коэффициента усиления. Чаще всего дополни-

тельный дифференциальный усилитель во входном каскаде применяется для перехода от симметричного входа к несимметричному выходу. Сигнал снимается с одного из плеч дополнительного ДУ. В этом случае гораздо лучше реализуются достоинства всех предыдущих входных дифференциальных каскадов. Это основано на том, что ДУ с несимметричным выходом, является симметричной нагрузкой для входного ДУ, который не вносит сдвига уровня напряжения выходного сигнала входного каскада ДУ. При этом в промежуточные каскады необходимо включать схемы сдвига уровня.

В промежуточных каскадах используются как дифференциальные, так и однотактные каскады усиления. В промежуточном усилительном каскаде, который служит усилителем напряжения, также может обеспечиваться: переход от симметричного входного каскада к несимметричному выходному каскаду, необходимое усиление и уменьшение напряжения сдвига на выходе дифференциального усилителя до близкого к нулю значения, согласование параметров входного и выходного блоков и формирование выходного сигнала.

Дифференциальный каскад с несимметричным выходом в промежуточном усилителе позволяет лучше реализовать все достоинства входного дифференциального каскада. В этом случае промежуточный ДУ является симметричной нагрузкой для входного ДУ, несимметричный выход берется с одного из плеч промежуточного ДУ на однотактный выходной каскад. Такое применение дифференциального усилителя позволяет повысить коэффициент усиления до $K_U = 30—40$ и более. В качестве однотактных каскадов в промежуточных усилителях применяются схемы сдвига уровня, фазоинверсные каскады и эмиттерные повторители.

В выходном каскаде ОУ применяются схемы защиты от перегрузок для получения на выходе заданной амплитуды напряжения и тока. Нагрузка включается несимметрично, независимо от схемы каскада — двухтактная или однотактная.

Условное графическое обозначение ОУ на электрических схемах представляется в виде равностороннего треугольника (рис. 13.38, *а*). На одной стороне треугольника показываются входы, а на противолежащем углу — выход. Так как во входном блоке ОУ находится дифференциальный каскад, то имеется два входа, а выходное напряжение ОУ снимается с выходного вывода относительно общего провода «корпус», т.е. имеет один несимметричный выход.

В обозначении ОУ также показываются выводы для подключения источника напряжения питания ОУ и другие выводы для подключения внешних цепей. Однако необходимо отметить, что в практике построения, следовательно и условного графического обозначения ОУ, есть схемные решения и с двумя несимметричными и симметричными выходами ОУ на основе ИМС.

Поскольку при переходе от дифференциальной двухтактной схемы с симметричным и несимметричным входами к несимметричному выходу осуществляется только от одного плеча, то при включении источника входного сигнала с несимметричным входом (один вход ДУ и общая шина «корпус») на выходе сигнал может менять полярность — инвертироваться, или не менять полярность — не инвертироваться. Вход ОУ, по которому выходной сигнал инвертируется, называется *инвертирующим* и обозначается в условном графическом обозначении знаком инверсии «○» («кружок») или «–» («минус»), а вход, напряжение на котором совпадает по фазе с выходным напряжением, называется неинвертирующим и обозначается «+» («плюс»). Второй вывод, общий для обоих входов и выхода, обозначается на схемах в виде «⊥» (рис. 13.38).

Электропитание ОУ, как правило, осуществляется от источника двухполярного питания с выводами $+U$, $-U$ и «⊥» (общий). Электропитание может быть симметричным (например, ±6 В), несимметричным (например, +12 В; –6 В), или однополярным (например, +12 В и «⊥»).

В операционном усилителе есть и другие внешние выводы для подключения отдельных корректирующих и вспомогательных элементов



Рис. 13.38. Условное обозначение ОУ: *а* — в виде треугольника; *б* — в виде прямоугольника с дополнительными полями; *в* — в виде прямоугольника без дополнительных полей

внешних цепей (например, FC — частотная коррекция; NC — выводы балансировки; OV — общий информационный вывод; «×» — вывод не несущий логическую информацию, и т.д.), которые обычно не показываются на условно-графическом обозначении (особенно на обозначении в виде треугольника (рис. 13.38, *а*).

Наряду с рассмотренным условно-графическим обозначением (рис. 13.38, *а*) применяется также условно-графическое обозначение (рис. 13.38, *б*), в котором повышается информативность и понимание назначения выводов за счет возможности введения обозначений всех внешних выводов ОУ. В этом обозначении ОУ прямоугольник обозначает интегральное исполнение схемы, а со знаком «▷» — усилитель. Для повышения информационности основное поле прямоугольника разделено на дополнительные поля с обеих сторон (с левой стороны — входные, а с правой стороны — выходные, корректирующие и вспомогательные), в которых указываются метки и наименование вводов. Дополнительные поля разделены на подполя, разделяющие вводы и выводы ОУ по назначению (рис. 13.38, *б*). Применяется и упрощенное условно-графическое обозначение в виде прямоугольника без дополнительных полей (рис. 13.38, *в*).

13.3.3. Технические показатели операционных усилителей

Операционные усилители, как и все электронные приборы, характеризуются основными показателями, по которым выбирают тот или иной прибор для применения в реальной схеме. Работу ОУ характеризуют многочисленные параметры, которые условно можно подразделить на входные, выходные и характеристики передачи.

К входным параметрам относятся напряжение смещения нуля, входные токи, разность входных токов, входные сопротивления, температурный дрейф напряжения смещения нуля:

– напряжение смещения нуля $U_{см}$ — напряжение по постоянному току, которое необходимо подключить к дифференциальному входу ОУ, чтобы на выходе получить $U_{вых} = 0$ (обычно единицы милливольт);

– входные токи $I_{вх}$ — среднее арифметическое значение постоянных входных токов инвертирующего и неинвертирующего входов в отсутствие входных сигналов, обычно не превышает сотен наноампер;

– разность входных токов — входной ток сдвига $\Delta I_{\text{вх}} = I^{+}_{\text{вх1}} + I^{-}_{\text{вх}}$ — разность между входными токами по инвертирующему «–» и неинвертирующему «+» входам;

– входное сопротивление для дифференциального сигнала — полное входное сопротивление со стороны любого входа, определяется отношением приращения дифференциального входного напряжения к соответствующему приращению тока неинвертирующего входа в режиме короткого замыкания $R_{\text{вх диф}} = \Delta U_{\text{вх диф}}/\Delta I_{\text{вх}}$, идеально равно $R_{\text{вх диф}} \to \infty$;

– входное сопротивление для синфазного сигнала $R_{\text{вх синф}}$ характеризует изменение среднего входного тока при приложении к входам синфазного напряжения; существенно больше сопротивления для дифференциального сигнала;

– температурный дрейф выходного напряжения смещения нуля — отношение изменения входного напряжения смещения к изменению температуры окружающей среды $\varepsilon_{\text{см}} = \Delta U_{\text{см}}/\Delta T$ и составляет 1—5 мкВ/°С;

К выходным параметрам относятся выходное сопротивление, выходная мощность, выходной ток:

– выходное сопротивление $R_{\text{вых}}$ — внутреннее сопротивление выхода ОУ (в идеале $R_{\text{вых}} \to 0$ и при этом все выходное напряжение падает без потерь на нагрузке (составляет единицы — сотни Ом);

– выходная мощность $P_{\max}$ — максимально допустимая мощность, которая может быть рассеяна ОУ при наличии входного напряжения;

– выходной ток $I_{\text{вых max}}$ — предельная амплитуда выходного тока, который может быть выдан в нагрузку.

К группе характеристик передачи относятся коэффициент усиления по напряжению, полоса пропускания, скорость нарастания выходного напряжения, время установления:

– коэффициент усиления по напряжению ОУ $K = \dfrac{\Delta U_{\text{вых}}}{\Delta U_{\text{диф}}} = \dfrac{\Delta U_{\text{вых}}}{\Delta U^{+}_{\text{вх1}} - \Delta U^{-}_{\text{вх2}}}$ отношение изменения $U_{\text{вых}}$ к дифференциальному входному (разности изменений входных напряжений) напряжению без ОС, в идеальном ОУ К $\to \infty$, а в реальных усилителях K составляет от сотен до сотен тысяч единиц;

– полоса пропускания, в пределах которой $U_{\text{вых}}$ уменьшается не более чем до 0,707 своего максимального значения при неизменной амплитуде сигнала на входе;

– скорость нарастания выходного напряжения $V_{U\text{вых}} = \Delta U_{\text{вых}}/\Delta t$ — отношение приращения $\Delta U_{\text{вых}}$ к интервалу времени Δt, за которое оно происходит и характеризует возможность применения ОУ на высоких частотах;

– время установления выходного напряжения — время, в течение которого $U_{\text{вых}}$ ОУ изменяется от уровня 0,1 до уровня 0,9 установившегося значения $U_{\text{вых}}$.

Для каждого ОУ указывается напряжение питания $U_{\text{П}}$, потребляемый ток $I_{\text{пот}}$ и потребляемая мощность $P_{\text{пот}}$.

Требования, предъявляемые к ОУ, зависят от выполняемых операционным усилителем функций. В каждом конкретном случае выбирают тот тип ОУ, параметры которого в наибольшей степени удовлетворяют предъявляемым требованиям.

13.3.4. Анализ построения практических схем операционных усилителей

В процессе развития интегральной схемотехники принципиальные схемы интегральных усилителей прошли несколько этапов построения, каждый из которых характеризуется своеобразием схемотехнических решений. На первоначальных этапах разрабатывались схемотехнические решения для построения так называемых универсальных усилителей. Разработчики стремились повысить коэффициент усиления и уменьшить входные токи, что способствовало увеличению входного сопротивления и улучшению точностных показателей.

В зависимости от схемотехники основных блоков, их элементной базы и параметров различают четыре поколения интегральных ОУ. В настоящее время в производстве и эксплуатации находятся интегральные ОУ всех поколений.

Схемы ОУ на основе ИМС всех поколений имеют разнообразное и сложное построение. Рассмотрим этапы развития схем ОУ и тенденции улучшения их параметров. Общее представление о схемотехнике ОУ можно получить при анализе практических схем. Такой анализ позволяет проследить основные принципы схемотехники ОУ.

Интегральные ОУ первого поколения строились по трехкаскадной структурной схеме с использованием только транзисторов *n-p-n*-типа и диффузионных транзисторов. Типичным представителем интегральных ОУ первого поколения является усилитель типа К140УД1, поэтому на примере схемотехнических решений ОУ серии К140УД1 можно наиболее легко рассмотреть характерные особенности построения схем ОУ, что даст в дальнейшем возможность анализировать схемотехнические решения ОУ других поколений с более сложными схемотехническими решениями.

На рис. 13.39 приведена упрощенная схема ОУ аналоговой ИМС серии К140УД1 (не показаны цепи защиты и второстепенные элементы).

На входе схемы ОУ установлен дифференциальный каскад на транзисторах VT1 и VT2 с нагрузкой R1, R2 и R4. Имеются два входа — инвертируемый и неинвертируемый. Дифференциальный каскад усиления на входе обеспечивает все достоинства, при-



Рис. 13.39. Принципиальная схема аналоговой ИМС — операционного усилителя серии К140УД1

сущие этой схеме, для всего ОУ. В цепь эмиттеров транзисторов VT1 и VT2 включен ГСТ, собранный на транзисторе VT3 и обеспечивающий стабильные токи $I_{Э1}$ и $I_{Э2}$. Режим транзистора VT3 стабилизируется с помощью транзистора VT4 в диодном включении.

Транзистор VT3 обладает очень большим выходным сопротивлением переменному току и имеет небольшое падение напряжения постоянного тока; R3 создает ООС по току и тем самым увеличивает $R_{вых}$ транзистора VT3. Для синфазной составляющей входного напряжения на ГСТ в эмиттерной цепи создается очень глубокая ООС, что обеспечивает сильное подавление синфазной составляющей.

Усиленный примерно в 10—15 раз дифференциальный сигнал, поданный на дифференциальные входы (инвертирующий и неинвертирующий) первого каскада, снимается с коллекторной нагрузки первого каскада и подается на следующий каскад — дифференциальный усилитель, собранный на транзисторах VT5 и VT6. Благодаря тому, что транзистор VT5 собран по схеме с ОК, осуществляется переход от дифференциального выхода первого каскада с симметричным выходом к двухтактному каскаду на VT5 и VT6 с несимметричным выходом. С нагрузки VT5, т.е. с резистора R6, снимается выходное напряжение, которое поступает на эмиттерный переход транзистора VT6, собранного по схеме с ОЭ. На эмиттерный переход этого же транзистора поступает напряжение с выхода транзистора VT1. Оба сигнала поступают на эмиттерный переход транзистора VT6 согласованно, т.е. в фазе. Например, если на вход VT1 поступает положительный потенциал напряжения $+U_1$, то с коллекторной нагрузки VT1 снимается отрицательный потенциал, равный по величине $-KU_1$, который поступает на базу VT6. В то же время на вход VT2 поступает отрицательный потенциал напряжения, т.е. $-U_2$, который также усиливается и в коллекторной цепи транзистора VT2 меняет свою фазу на положительную и равную $+KU_2$. С выхода транзистора VT2 сигнал поступает на вход эмиттерного повторителя на транзисторе VT5. Этот эмиттерный повторитель на выходе сохраняет фазу и практически не меняет амплитуду входного сигнала, т.е. на эмиттер транзистора VT6 действует потенциал, равный $+KU_2$. Так как $|U_1| = |U_2|$, то на переход эмиттер—база транзистора VT6 поступает удвоенная разность

потенциалов, т.е. удвоенное напряжение с выхода первого каскада, равное $U_{Э\text{-}Б\ VT6} = KU_1 + KU_2$.

Таким образом, парафазное напряжение первого каскада с помощью второго усилителя усиливается (примерно в 200—300 раз) и преобразуется в однофазное, которое снимается с нагрузки транзистора VT6 и поступает на схему сдвига уровня, собранную на транзисторе VT7, в эмиттерную цепь которого включена нагрузка — делитель напряжения, состоящий из R9 и ГСТ на транзисторе VT8. Стабилизация режима VT8 происходит с помощью VT4 в диодном включении. Напряжение, снимаемое с нагрузки VT6, имеет определенный положительный потенциал даже при $U_{вх} = 0$. Однако при $U_{вх} = 0$ напряжение $U_{вых}$ должно быть равно нулю. Поэтому на сигнал, выделившийся на эмиттере транзистора VT7, накладывается постоянное напряжение сдвига. Это напряжение создается проходящим через резистор R9 стабильным током, генерируемым ГСТ на транзисторе VT8.

Таким образом, схема сдвига уровня обеспечивает нулевой потенциал на базе VT9 выходного каскада. Для того чтобы не ослаблять полезный сигнал, второе плечо делителя нагрузки в цепи эмиттера VT7 — ГСТ на VT8 — имеет очень большое сопротивление, и с него практически снимается полное напряжение, которое было подано на вход схемы сдвига. В результате такого действия схемы сдвига уровня сигнал через схему проходит почти без ослабления на базу транзистора VT9 выходного каскада.

Выходной каскад собран по однотактной схеме с ОК на транзисторе VT9. Схема с ОК обеспечивает очень малое выходное сопротивление операционного усилителя. Чтобы повысить коэффициент усиления выходного каскада, он охватывается слабой положительной обратной связью. Для этого часть выходного напряжения с R12 снимается и через R10 и VT8 подается обратно на базу VT9. Если в обычном ЭП коэффициент усиления меньше 1, то благодаря ПОС в данной схеме коэффициент усиления примерно равен 2,5.

Положительная обратная связь слабая, что исключает условие самовозбуждения и обеспечивает устойчивую работу усилителя. Диод VD1, включенный под напряжение обратного смещения, выполняет роль емкости, ускоряющей процесс нарастания и спада напряжения на входе VT7 и тем самым уменьшает проходные процессы

и искажения. Дополнительную емкость можно включить на соответствующие входы коррекции параллельно диоду VD1.

Коэффициент усиления по напряжению данного ОУ составляет 4000 при выходном сопротивлении 750 Ом и входном сопротивлении 10 кОм.

Операционные усилители первого поколения требуют много внешних вспомогательных компонентов для повышения их чувствительности, улучшения частотных свойств, защиты от перегрузок по входу и выходу.

ОУ аналоговых ИС совершенствовались в направлении увеличения коэффициента усиления, роста входного и уменьшения выходного сопротивления, сокращения до минимума внешних корректирующих цепей. При этом в схемах ОУ изменялась элементная база, добавлялись отдельные схемотехнические решения и внутренние стабилизирующие обратные связи, а также применялось двухкаскадное построение схем ОУ.

Так, в ОУ второго поколения введены новые элементы для построения схем и схемотехнические решения: во входном дифференциальном каскаде наряду с биполярными транзисторами используются полевые транзисторы, что резко уменьшает входные токи и увеличивает входное сопротивление ОУ; применяются составные транзисторы, что повышает коэффициент усиления транзисторов; применяются транзисторы не только *n*-*p*-*n*-, но и *p*-*n*-*p*-типов, что улучшает параметры каскадов; резисторные нагрузки дифференциальных каскадов заменяются динамическими, для этого в коллекторные цепи дифференциальных каскадов включаются генераторы стабильного тока.

Примером ОУ второго поколения может служить упрощенная схема (рис. 13.40) двухкаскадного ОУ типа К140УД7 (не показаны цепи защиты и второстепенные элементы). На входе ОУ установлен каскодный из составных транзисторов дифференциальный каскад на транзисторах VT1—VT4. Транзисторы VT1, VT3 и VT2, VT4, включенные по каскодной схеме — общий коллектор—общая база, в которой транзисторы VT1 и VT2 включены по схеме с ОК, а транзисторы VT3 и VT4 — по схеме с ОБ, образуют схемы составных транзисторов, что позволяет повысить входное сопротивление ОУ до 400 кОм. В коллекторной цепи транзисторов VT3 и VT4 включена высокоомная управляемая динамическая нагрузка на транзис-



Рис. 13.40. Принципиальная схема (упрощенная) аналоговой ИМС — операционного усилителя (ОУ) типа К140УД7

торах VT5 и VT6. Напряжение смещения для данных транзисторов задается эмиттерным повторителем на транзисторе VT7. Эта часть схемы используется для балансировки токов покоя плеч дифференциального каскада, для чего к выводам *1*, *4* и *5* присоединяется внешний потенциометр. С помощью регулировки потенциометра достигается равенство токов в плечах дифференциального входного каскада, что позволяет добиться нулевого значения напряжения на выходе ($U_{вых} = 0$) при отсутствии сигнала входе ОУ ($U_{вх} = 0$). Такая балансировка позволяет снизить требования, предъявляемые к равенству параметров транзисторов в плечах дифференциального каскада при построении ИМС.

В схеме (рис. 13.40) имеется источник стабильного постоянного тока I_0 (ГСТ2), с помощью которого задаются требуемые значения токов $I_{ГСТ} = I_1 + I_2$ и $I_{3,4} = I_3 + I_4$, так как по первому закону Кирхгофа для узла в точке «а» соотношение токов записывается в виде равенства $I_0 = I_{ГСТ1} + I_{3,4}$. Токи транзисторов VT3 и VT4 практически равны токам транзисторов VT1 и VT2, так как соответствующие пары транзисторов (VT1 и VT3, VT2 и VT4) являются составными транзисторами, включенными по каскодной схеме ($I_1 = I_3$ и $I_2 = I_4$). Подставив в формулу $I_0 = I_{ГСТ1} + I_{3,4}$ значения соответствующих токов и допущенные равенства $I_1 = I_3$ и $I_2 = I_4$, получаем уравнение $I_0 = 2(I_1 + I_2)$, которое указывает на то, что ток, потребляемый каскадом дифференциального входного усилителя, не зависит от параметров его транзисторов и входных напряжений, а определяется источником стабильного тока ГСТ2. Изменяя ток I_0, можно изменять и токи, протекающие через входной дифференцирующий каскад, и соответственно его основные характеристики. Таким образом, ГСТ2 является независимым источником стабильного тока, который определяет режим работы входного дифференциального усилителя.

Коллекторной динамической нагрузкой дифференциального каскада является генератор стабильного тока ГСТ1, в котором транзисторы включены по схеме «токового зеркала», и используется как управляемый источник тока, работающий в режиме отбора тока от входного каскада дифференциального усилителя. Управление заключается в том, чтобы изменение тока через один транзистор приводило к аналогичному изменению тока через другой транзистор, т.е. поддерживалось равенство коллекторных токов. Совмест-

ное действие генераторов стабильного тока ГСТ1 и ГСТ2 исключает усиление синфазного входного сигнала, т.е. обеспечивает практически заданные значения тока и напряжения на выходе дифференциального входного каскада, амплитуда которых определяется параметрами ГСТ2. При включении резистора балансировки и проведения необходимой регулировки баланса схемы значения тока и напряжения на выходе дифференциального входного каскада устанавливают нулевой ток и напряжение ($U_{вых} = 0$ и $I_{вых} = 0$).

При подаче на входы дифференциального входного каскада (рис. 13.40) синфазных сигналов ($U_{вх1} = U_{вх2}$) одновременно и одинаково изменятся токи в обоих плечах каскада (I_1 и I_2), предположим увеличатся. Это приведет к увеличению суммарного базового тока $I_{3,4} = I_3 + I_4$. Если рассматривать токи в точке A по первому закону Кирхгофа, то можно составить равенство $I_0 = I_{3,4} + I_{ГСТ1}$, где I_0 — ток независимого источника стабильного тока ГСТ2, амплитуда которого не зависит от токов во входном дифференцирующем каскаде, так как ГСТ2 включен параллельно с дифференциальным каскадом усиления; $I_{3,4}$ — базовый ток во входном дифференцирующем каскаде; $I_{ГСТ1}$ — ток источника стабильного тока ГСТ1, амплитуда которого зависит от токов во входном дифференциальном каскаде (I_1 и I_2), так как ГСТ1 включен последовательно с дифференциальным каскадом усиления. Таким образом, при увеличении тока $I_{3,4}$ и неизменном стабильном токе I_0 происходит уменьшение тока $I_{ГСТ1}$. Так как ток $I_{ГСТ1}$ определяет токи I_1 и I_2, то его уменьшение вызывает соответствующее уменьшение токов и тока ГСТ1 ($I_{ГСТ1} = I_1 + I_2$). Такая взаимная компенсация тока ГСТ1 приводит к малой зависимости его от источника синфазного сигнала, практически не влияя на его характеристики для дифференциального сигнала. В результате можно сделать вывод о том, что в схеме действует отрицательная обратная связь по цепи: базовый выход дифференциального входного каскада $\rightarrow$ ГСТ1, т.е. через управляемый источник тока ГСТ1, что улучшает стабильность выходного напряжения не только при синфазном сигнале на входе, но и при нулевом дифференциальном сигнале.

Если на входе схемы (рис.13.40) будет действовать парафазный входной сигнал, например $U_{вх2}$ увеличится (положительный потенциал) по сравнению с напряжением $U_{вх1}$ на величину $\Delta U = U_{вх2} - U_{вх1}$, то это приведет к увеличению тока I_2, протекающего через транзис-

торы VT2 и VT4. Базовый ток транзистора VT4 также увеличится, а базовый ток транзистора VT3 и ток I_1 уменьшатся, так как эти цепи питаются от одного ГСТ1 и увеличение одной составляющей приводит к уменьшению другой. Уменьшение тока I_1 приведет к снижению положительного потенциала на коллекторе транзистора VT7 и на базах транзисторов VT5 и VT6. В итоге ток I_6, протекающий через транзистор VT6, уменьшится. Таким образом, в результате действия парафазного напряжения ΔU на входе схемы (высокоомный выход — коллектор транзистора VT6) ток транзисторов VT2, VT4 увеличится на ΔI_2, а ток транзистора VT6 уменьшится на ΔI_6, и выходной ток каскада изменится на $\Delta I_{вых} = \Delta I_2 + \Delta I_6$. Итак, дифференциальное (парафазное) напряжение, поданное на входе дифференциального каскада, вызывает на выходе ток, прямо пропорциональный этому напряжению.

К высокоомному выходу (коллектор транзистора VT6) дифференциального каскада подключен усилительный каскад на транзисторе VT8, выполненный по схеме с ОЭ, нагрузкой которого является ГСТ3. Генератор стабильного тока ГСТ3, кроме стабилизации тока, также увеличивает сопротивление нагрузки транзистора VT8 и за счет дополнительного эмиттерного повторителя в ГСТ3 стабилизирует ток выходного каскада.

Выходной каскад (рис. 13.40) на транзисторах VT10 и VT11 построен по последовательной каскодной схеме двухтактного усилителя и работает в режиме класса *AB*, что обеспечивается подачей на эмиттерные переходы небольшого напряжения смещения, формируемого частью схемы на диодах VD1 и VD2 (в полных схемах усилителей на ИМС диоды заменены транзисторами в диодном включении).

В схеме (рис. 13.40) имеется внутренняя частотная коррекция, выполненная на конденсаторе C_{K1}, который создает отрицательную обратную связь в каскаде на транзисторе VT8. Так как сопротивление конденсатора уменьшается при увеличении частоты, то глубина ОС повышается и коэффициент усиления увеличивается. Внутренняя коррекция, которая устраняет автоколебания в усилителе, возникающие при введении ОС, не всегда достаточна для обеспечения устойчивости, т.е. для устранения автоколебаний. Поэтому иногда внутреннюю коррекцию дополняют внешними цепями коррекции. Для этого в схеме предусмотрен вывод *7*, к ко-

торому подключают дополнительный навесной конденсатор C_{K2} (на рис. 13.40 подключение C_{K2} показано штриховой линией). Конденсатор C_{K2}, подключенный к выводам *2* (или *3*) и *7*, создает ПОС, которая уменьшает глубину отрицательной обратной связи, осуществляемой через C_{K1}, за счет чего изменяется частота коррекции и АЧХ усилителя, а также устраняются автоколебания. Соответственно увеличится скорость нарастания входного напряжения и повысится частота, на которой начинается снижение коэффициента усиления усилителя (*K*). Для уменьшения частоты коррекции, с которой начинается снижение коэффициента усиления, корректирующий конденсатор (C_{K3}) необходимо включить на общую шину источников питания, т.е. между выводами *7* и *6* (на рис. 13.40 подключение C_{K3} показано штриховой линией).

13.3.5. Основные схемы включения операционных усилителей

Общие сведения. Операционный усилитель — многофункциональный схемный элемент, который используется в различных электронных устройствах. ОУ относятся к линейным усилителям. Верхний предел напряжения $U_{вых}$ ограничен постоянным напряжением источника питания $U_{п}$. При значениях $U_{вх}$, при которых $U_{вых} = KU_{вх} \geq U_{п}$, произойдет ограничение выходного сигнала по максимуму $U_{п}$ возникнут линейные искажения. При напряжениях $U_{вых}$, меньших $U_{п}$ на 1—2 В, возникает опасность попадания в режим насыщения транзисторов ОУ, что также приведет к ограничению и нелинейным искажениям.

При напряжении $U_{п} = \pm(5—15)$ В и коэффициенте усиления ОУ, равном десяткам и сотням тысяч, на вход ОУ подается напряжение, равное сотням и даже десяткам милливольт.

Таким образом, большой коэффициент усиления ОУ обеспечивает большую чувствительность, т.е. способность усиливать очень слабые сигналы. Большой коэффициент усиления способствует усилению наряду с полезными сигналами различных помех на входе — шумов, наводок фона переменного тока. Однако несмотря на это, в ОУ стремятся получить по возможности большой коэффициент усиления.

Главное достоинство ОУ с большим коэффициентом усиления — возможность применения глубокой ООС. Благодаря большому коэффициенту усиления на основе ОУ можно строить схемы, свой-

ства которых будут практически определяться особенностями схем ООС. Универсальность применения ОУ базируется на возможности получать разнообразные передаточные и частотные характеристики введением в ОУ цепей внешних обратных связей (ОС).

Таким образом, практические схемы ОУ строят на основе охвата ОУ внешними цепями ООС, которые определяют возможности применения данной схемы в целом в качестве усилителя, генератора, умножителя, активного фильтра и т.д. Все это обусловило большое разнообразие схем, созданных на основе ОУ.

Операционный усилитель (ОУ) является основным элементом электронных устройств, в том числе аналоговых вычислительных машин, в составе которых ОУ выполняют алгебраическое суммирование, интегрирование, дифференцирование и другие операции над аналоговыми величинами. Тип операции целиком определяется параметрами и видом нелинейности внешних по отношению к ОУ элементов обратных связей. Операционный усилитель в сочетании с многополюсником обратной связи называют *решающим усилителем*.

Схемы включения ОУ можно разделить по следующим признакам:

– по способу подачи входного сигнала на неинвертирующий и на инвертирующий входы;

– по способу ввода сигнала отрицательной обратной связи (ООС) (последовательный и параллельный);

– по типу элементов (компонентов) во входных цепях и цепях обратной связи ОУ (активные и пассивные).

Операционные усилители с пассивными элементами в цепях обратной связи осуществляют некоторые математические операции, например масштабное усиление, суммирование, вычитание, интегрирование, дифференцирование, умножение на постоянный коэффициент и др., при любом из способов подачи входного сигнала и вводе сигнала ОС. В качестве пассивных элементов используются резисторы и конденсаторы или пассивные линейные цепи RC-типа (дифференцирующие и интегрирующие), а также комплексные варианты соединений резисторов.

При включении в цепи ОС активных элементов операционный усилитель преобразуется в нелинейный преобразователь электрических сигналов с нелинейной амплитудной характеристикой, ана-

логичной амплитудной характеристике активных элементов в цепях обратной связи ОУ.

Усилители с нелинейной амплитудной характеристикой, так же как и ОУ с пассивными элементами в цепях ОС, могут иметь различные способы подачи входного сигнала и ввода сигнала обратной связи. В качестве элементов с нелинейной амплитудной характеристикой применяются диоды, стабилитроны, транзисторы и комплексные схемные соединения на основе этих элементов с пассивными элементами, т.е. компоненты. Такие схемы включения ОУ позволяют выполнять следующие математические операции: логарифмирование, возведение в степень, перемножение, нахождение тригонометрических функций, а также логическое ограничение сигнала по амплитуде.

Рассмотрим некоторые примеры построения схем типового включения ОУ на основе ИМС в узлах электронной аппаратуры.

Инвертирующий усилитель, как следует из названия, осуществляет инверсию фазы (полярности) входного сигнала. Рассмотрим общий принцип применения ОУ на примере простейшего инвертирующего усилителя (рис. 13.41, *а*). Как следует из названия,



Рис. 13.41. Схемы включения инвертирующего операционного усилителя (ОУ): *а* — простейшая; *б* — для усиления переменных сигналов; *в* — для усиления нескольких сигналов (суммирующий)

инвертирующий усилитель усиливает сигнал и изменяет фазу входного напряжения на 180°. Входной сигнал $U_г$ подается в этой схеме на инвертирующий вход с резистором в цепи входа R1, а неинвертирующий вход заземляется (на корпус). Усилитель охвачен параллельной отрицательной ОС через резистор обратной связи $R_{ос}$. Нетрудно убедиться, что эта ООС параллельная и по напряжению. Связь отрицательная, так как $U_{ос}$ в противофазе с $U_{вх}$ из-за инверсии входного сигнала. Параллельная связь, так как при отключении $U_{вх}$ сигнал $U_{ос}$ остается на инвертирующем входе. Определим его коэффициент усиления $K = U_{вых}/U_г$. В соответствии с формулой

$$K = \frac{K}{1-(\pm\beta K)} = \frac{K}{1+\beta K},$$

где K – коэффициент усиления ОУ без обратной связи; $\beta = U_{ос}/U_{вых}$ — коэффициент обратной связи.

Примем, что ОУ обладает параметрами, близкими к идеалу, т.е. $R_{вх} = \infty$, $R_{вых} = 0$, тогда $I_{вх} = 0$ и $I_1 = I_2$.

Рассмотрим замкнутый контур: «вход—резистор $R_{ос}$—выход» и определим из него напряжение, передаваемое с выхода усилителя на его вход через делитель, состоящий из резисторов R1 и $R_{ос}$

$$I_1 = I_2 = \frac{U_{вых}}{R1 + R_{ос}}; \quad U_{ос} = I_1 R1 = U_{вых}\frac{R1}{R1 + R_{ос}},$$

тогда коэффициент передачи цепи обратной связи будет определяться по формуле

$$\beta = \frac{R1}{R1 + R_{ос}},$$

а коэффициент усиления усилителя с отрицательной ОС по формуле

$$K_\beta = \frac{K}{1 + \dfrac{R1}{R1 + R_{ос}}K} = \frac{K}{1+\beta K}.$$

Следовательно, ООС снижает коэффициент усиления по напряжению в $1 + \beta K$ раз. При глубокой (100 %) ООС, когда $\beta K \gg 1$, единицей в знаменателе по сравнению с $K\beta$ можно пренебречь. Тогда

$$K_\beta \approx \frac{K}{\beta K} = \frac{1}{\beta}.$$

Это свидетельствует о слабой зависимости показателей самого ОУ от параметров транзисторов. Полученное выражение определяет возможность применения ОУ. Оно показывает, что при введении в ОУ обратной связи коэффициент усиления ОУ зависит только от параметров цепи ОС и не зависит от параметров самого ОУ, а также от температуры и других факторов.

Рассмотрим вариант подачи на инвертирующий вход положительного по отношению к общей шине (корпус) напряжения входного сигнала и соответственно получим направления тока, показанные на рис. 13.41, *а*. Учитывая свойство ОУ $R_{вх} = \infty$, можно сделать вывод о том, что ток, потребляемый на входе ОУ, стремится к нулю ($I_{вх} = 0$), т.е. ток входной цепи ОУ отсутствует. Отсюда можно сделать вывод, что весь ток входной цепи протекает через $R_{ос}$ и создает на нем падение напряжения, полярность которого показана на рис. 13.41, *а*. Итак, можно сделать вывод, что полярность сигнала на выходе ОУ противоположна полярности сигнала на входе ОУ, входной сигнал инвертируется на выходе ОУ. Поэтому в формуле для определения коэффициента усиления ОУ добавляется «минус»:

$$K_{\beta} = -\frac{1}{\beta} = \frac{R1 + R_{ос}}{R1}.$$

Для сохранения большого входного сопротивления ОУ (рис. 13.41, *а*) значение $R_{ос}$ принимают значительно бóльшим, чем $R1$, тогда можно упростить формулу для коэффициента усиления, которая будет иметь вид $K_{\beta} \approx R_{ос}/R1$. Следует отметить, что принятые допущения дают результаты, близкие к реальным. Такой усилитель называют *масштабным инвертирующим*, так как коэффициент усиления зависит от масштаба соотношений $R1$ и $R_{ос}$.

При усилении переменного напряжения схема включения ООС остается такой же, однако, если требуется усилить только переменную составляющую сигнала без постоянной составляющей, в цепь включают разделительный конденсатор С, емкость которого зависит от низшей частоты сигнала и сопротивления резистора R1 (рис. 13.41, *б*).

Если принять $R_{ос} = R1$, то схема преобразуется в инвертирующий повторитель напряжения с коэффициента усиления $K_{\beta} = -1$,

где знак «минус» указывает на то, что выходное напряжение $U_{вых}$ находится в противофазе с напряжением $U_{вх}$.

Одним из применений инвертирующего усилителя является одновременное усиление нескольких напряжений путем увеличения числа входов ОУ с разными внешними резисторами (рис. 13.41, *в*). Такое схемное решение включения ОУ называется *суммирующим усилителем* или *инвертирующим сумматором*.

Неинвертирующий усилитель (рис. 13.42, *а*) содержит последовательную отрицательную обратную связь по напряжению, так как сигнал обратной связи подается по инвертирующему входу. Связь последовательная, так как при обрыве источника входного сигнала $U_{вх}$ на неинвертирующем входе сигнал отсутствует, поскольку отсутствует сигнал обратной связи. Входной сигнал подается на неинвертирующий вход ОУ. В результате сигнал обратной связи $U_{ос}$ и входной сигнал $U_{вх}$ действуют в фазе, что уменьшает коэффициент усиления ОУ. При равенстве сигналов на входах ОУ (инвертирующий $U_и$ и неинвертирующий $U_н$, т.е. $U_и = U_н$) напряжение между входами равно нулю $U_0 = 0$ и можно считать, что весь ток I течет по цепи обратной связи, т.е. выходное напряжение приложено



Рис. 13.42. Схемы включения неинвертирующего операционного усилителя (ОУ): *а* — простейшая; *б* — для усиления переменных сигналов; *в* — для усиления нескольких сигналов (суммирующий)

к цепи из R1 и $R_{ос}$. Аналогично можно рассуждать, рассматривая выполнение идеального условия ОУ $R_{вх} = \infty$, при котором ток также протекает только по цепи из R1 и $R_{ос}$:

$$U_{вых} = U_{R1} + U_{Roc} = I(R1 + R_{ос}).$$

Если отсутствует входной сигнал $U_{вх} = 0$, т.е. вход замкнут, напряжение во входной цепи между инвертирующим и неинвертирующим входами равно $U_{вх} = IR1$. Отсюда определяем коэффициент усиления ОУ

$$K_{\beta} = \frac{U_{вых}}{U_{вх}} = \frac{I\left(R1 + R_{ос}\right)}{IR1} = \frac{R1 + R_{ос}}{R1},$$

и входное сопротивление усилителя

$$R_{вх\ ос} = R_{вх\ диф}\left(1 + \beta K\right) \approx R_{вх\ диф}\ \frac{R1K}{R1 + R_{ос}},$$

где $R_{вх\ диф}$ — входное дифференциальное сопротивление ОУ.

Таким образом, коэффициент усиления ОУ зависит только от элементов обратной внешней связи. Однако в этой схеме нельзя допустить, чтобы сопротивление R1 было очень мало, так как в данной схеме резистор R1 должен быть больше, чем резистор обратной связи $R_{ос}$.

При $R_{ос} = 0$ и $R1 = \infty$ коэффициент усиления ОУ $K_{\beta} = 1$ и схема преобразуется в повторитель напряжения, так как при $R_{ос} = 0$ создается 100%-ная ООС по напряжению.

Главное достоинство неинвертирующего усилителя состоит в том, что у него резко увеличивается входное сопротивление благодаря последовательной ООС, и может достигать сотен мегаом, в то время как в схеме инвертирующего усилителя входное сопротивление уменьшается за счет параллельной ООС.

Для усиления переменного тока применяется схема на рис. 13.42, *б*. Основные соотношения остаются те же, что и для усиления постоянного напряжения. Следует учесть, что наличие двух конденсаторов C1 и C2 увеличивает коэффициент частотных искажений. Резистор R2 устанавливается для компенсации постоянной составляющей входного тока ОУ и должен иметь очень большое сопротивление, чтобы не шунтировать большое сопротивление ОУ.

На основе неинвертирующего ОУ можно также построить схему неинвертирующего сумматора (рис. 13.42, *в*).

Инвертирующий сумматор (см. рис. 13.41, *в*) построен по типу инвертирующего усилителя (см. рис. 13.41, *а*) с числом параллельных ветвей на входе, равным числу сигналов, предназначенных для сложения. Сопротивления резисторов принимаются одинаковыми: $R_{\text{ос}} = R1 = R2 = \ldots = R_n \ll R_{\text{вх ОУ}}$.

При $I_{\text{вх ОУ}} = 0$ имеем $I_{\text{ос}} = I_1 + I_2 + \ldots + I_n$ или $U_{\text{вых}} = -(U_1 + U_2 + \ldots + U_n)$. Формула выходного напряжения отражает равноправное весовое участие слагаемых в этой сумме, что означает прямо пропорциональную зависимость амплитуды выходного напряжения от амплитуды каждого входного напряжения. Суммирование может производиться и в соответствии с весовыми коэффициентами для каждого из слагаемых:

$$U_{\text{вых}} = -\left(\frac{R_{\text{ос}}}{R1}U_1 + \frac{R_{\text{ос}}}{R2}U_2 + \ldots + \frac{R_{\text{ос}}}{R_n}U_n\right).$$

Это достигается подбором значений сопротивлений резисторов во входных ветвях.

Неинвертирующий сумматор (рис. 13.42, *в*) построен по типу неинвертирующего усилителя (рис. 13.42, *а*) с числом параллельных ветвей на входе, равным числу сигналов, предназначенных для сложения.

При $U_0 = 0$ (рис. 13.42, *в*) напряжение на обоих входах ОУ равны и составляют

$$U_{\text{н}} = U_{\text{и}} = \frac{R1}{R1 + R_{\text{ос}}}U_{\text{вых}}.$$

При токе по неинвертирующему входу, равном нулю ($R_{\text{вх ОУ}} = \infty$), имеем

$$\frac{U_1 - U_{\text{н}}}{R} + \frac{U_2 - U_{\text{н}}}{R} + \ldots + \frac{U_n - U_{\text{н}}}{R} = 0$$

$$\text{или } U_1 + U_2 + \ldots + U_n = n\frac{R1}{R1 + R_{\text{ос}}}U_{\text{вых}},$$

отсюда выходное напряжение определяется по формуле

$$U_{\text{вых}} = \frac{R1 + R_{\text{ос}}}{nR1}\left(U_1 + U_2 + \ldots + U_n\right).$$

Параметры схемы выбираются при условии $R1 + R_{\text{ос}}/nR1 = 1$.

Дифференцирующий усилитель (дифференциатор) строится на основе ОУ и дифференцирующей RC-цепочки в цепи обратной связи (рис. 13.43, *а*). Такую операцию выполняет инвертирующий усилитель с 100%-ной последовательной ООС по напряжению и с дифференцирующей RC-цепочкой, в которой $U_{ос}$ снимается с резистора R. Напряжение на выходе пропорционально дифференциалу от входного напряжения.

Основной недостаток дифференцирующей RC-цепи состоит в том, что она разлагает однополярный сигнал на два двухполярных. Однако в качестве рабочего обычно используют импульс только одной полярности, что особенно важно при усилении импульсных сигналов постоянного тока. Например, при положительном импульсе на входе дифференцирующего ОУ отрицательный импульс является паразитным, поэтому на выходе RC-цепи устанавливается диодный ключ для исключения одного из двухполярных сигналов (в рассмотренном примере — отрицательного импульса). Частично этот недостаток устраняется с помощью ОУ, у которого на входе установлен дифференциальный двухтактный каскад усиления.



Рис. 13.43. Схема включения ОУ как дифференцирующего устройства (дифференциатора): *а* — идеализированная с параллельной ООС; *б* — практическая с параллельной ООС; *в* — идеализированная с последовательной ООС и стабилизирующими элементами

Так как входное сопротивление ОУ достаточно велико, то все входное напряжение приложено к RC-цепи ($RC_{ос}$), следовательно, и весь ток заряда конденсатора протекает через $R_{ос}$, т.е. из формулы $I_C + I_R = 0$ можно определить ток, протекающий через резистор $I_{Roc} = -I_C$.

Зная свойство дифференцирующей цепи (выходное напряжение снимается с резистора, и в начальный момент времени при $t = 0$ $U_{вых} = U_{вх} = U_R$), можно определить $U_{вых} = -U_R = -U_{вх}e^{-t/\tau}$, где $\tau = R_{ос}C$, а знак «минус» указывает на инверсию фазы выходного сигнала по отношению к фазе входного сигнала. Коэффициент усилителя ОУ равен

$$K_\beta = \frac{U_{вых}}{U_{вх}} = \frac{U_{вх}e^{-t/\tau}}{U_{вх}} = e^{-t/\tau}.$$

Так как с уменьшением частоты входного сигнала переменного тока сопротивление конденсатора С увеличивается, коэффициент усиления ОУ оказывается неодинаковым на разных частотах входного сигнала (на высоких частотах коэффициент усиления ОУ много больше, чем на низких). Эта особенность приводит к тому, что схема дифференциатора весьма восприимчива к случайным высокочастотным помехам, а также и неустойчива в работе.

Для устранения этого недостатка схему дифференцирующего усилителя усложняют, вводя в нее последовательно с конденсатором низкоомный резистор R1, что несколько снижает коэффициент усиления ОУ (рис. 13.43, *б*) и ограничивает процесс дифференцирования до определенной частоты входного сигнала $\omega_1 = 1/R1C1$. Кроме того, в цепь обратной связи добавляют конденсатор $C_{ос}$, который ограничивает диапазон усиления от $\omega_1 = 1/R1C1$ до $\omega_2 = 1/R2C_{ос}$ и преобразует схему дифференциатора в интегратор на частотах выше $\omega_2 = 1/R2C_{ос}$.

На примере схемы ОУ как дифференцирующего устройства рассмотрим возможные изменения, которые можно внести при построении схемных устройств на ОУ. На рис. 13.43, *в*, представлена схема дифференцирующего устройства, в которой применена последовательная ООС. Такой вид ООС может быть использован при построении как ранее рассмотренных, так и других схем включе-

ния ОУ. Последовательная ООС в данной схеме создана за счет включения дополнительного резистора R3 в цепи ОС, что в совокупности с резистором $R_{ос}$ образует делитель напряжения, который делит сигнал ОС. Таким образом, в схеме создается частичная последовательная обратная связь по напряжению, сигнал которой снимается с резистора R3. Формулы расчета параметров данного вида дифференцирующего усилителя с последовательной ООС, такие же, как и для схемы на рис. 13.43, *а*, но постоянную времени цепи дифференцирования τ вычисляют по формуле

$$\tau = C1\frac{R3\left(R_{ос}/K\right)}{R3+\left(R3/K\right)} \approx C1R_{ос}/K.$$

В рассматриваемой схеме в цепи входа ОУ, который соединен с общей шиной, установлен резистор R4, практически не влияющий на коэффициент усиления ОУ, но уменьшающий влияние временны́х и температурных колебаний входных токов на выходной сигнал. Сопротивление в этой цепи (в данном примере R4) должно быть таким же, как сопротивления, подключенные к входам ОУ (в данном примере $R4 = R3 = R_{ос}$). Данное схемотехническое решение может быть использовано и в других схемах включения ОУ.

Интегрирующий усилитель (интегратор) строится на основе ОУ и интегрирующей RC-цепочки в цепи обратной связи (рис. 13.44). Такую операцию выполняет инвертирующий усилитель с интегрирующей RC-цепочкой, в которой $U_{ос}$ снимается с конденсатора С. Напряжение на выходе пропорционально интегралу от входного напряжения.



Рис. 13.44. Схема включения ОУ как интегрирующего устройства (интегратора)

Зная свойства интегрирующей цепи (выходное напряжение при $t = 0$ равно напряжению на входе), можно определить коэффициент усиления ОУ, где знак «минус» отражает процесс интегрирования по инвертирующему входу ОУ:

$$K = -\frac{U_{вых}}{U_{вх}};\ \beta = -\frac{U_{ос}}{U_{вых}};\ U = U_{вх} - U_{ос};\ U_{вых} = -U_{вх}\left(1 - e^{-t/\tau}\right).$$

Тогда

$$K_\beta = \frac{K}{1-(\pm\beta K)} = \frac{K}{1+\beta K} = \frac{\dfrac{U_{\text{вых}}}{U_{\text{вх}}}}{1+\left(-\dfrac{U_{\text{ос}}}{U_{\text{вых}}}\dfrac{U_{\text{вых}}}{U_{\text{вх}}}\right)} = \frac{\dfrac{U_{\text{вых}}}{U_{\text{вх}}}}{1+\left(-\dfrac{U_{\text{вых}}}{U_{\text{вх}}}\right)} =$$

$$= \frac{\dfrac{U_{\text{вых}}}{U_{\text{вх}}}}{\dfrac{U_{\text{вх}}-U_{\text{ос}}}{U_{\text{вх}}}} = \frac{U_{\text{вых}}}{U_{\text{вх}}-U_{\text{ос}}} = \frac{U_{\text{вых}}}{U} = \frac{U\left(1-e^{-t/\tau}\right)}{U} = 1-e^{-t/\tau}.$$

Таким образом, и в данной схеме включения ОУ сигнал на выходе зависит только от внешних цепей обратных связей, т.е. его величина и процесс усиления полностью аналогичен процессу функционирования формирующих цепей, осуществляющих обратную связь.

Логарифмические усилители относятся к усилителям с нелинейной амплитудной характеристикой.

Для построения схемы логарифмического усилителя в цепях ОС используют полупроводниковые диоды или транзисторы, так как их вольт-амперные характеристики имеют нелинейный характер и близки к логарифмическим:

$$I_{\text{д}} = I_{\text{дт}}\left(e^{U_{\text{д}}/\varphi_{\text{Т}}}-1\right);\ I_{\text{Э}} = I_{\text{Эт}}\left(e^{U_{\text{ЭБ}}/\varphi_{\text{Т}}}-1\right),$$

где $I_{\text{дт}}$ — тепловой ток диода; $I_{\text{Эт}}$ — тепловой ток эмиттерного перехода; $\varphi_{\text{Т}}$ — температурный потенциал.

Формулы справедливы и для обратного смещения переходов со знаком «минус» в показателе степени ($e^{U_{\text{ЭБ}}/\varphi_{\text{Т}}}-1$).

Схемы логарифмических усилителей приведены на рис. 13.45, где в качестве элемента обратной связи используется диод (рис. 13.45, *а*) и транзистор в диодном включении (рис. 13.45, *б*).

Учитывая, что сигнал обратной связи поступает на инвертирующий вход ОУ, получим напряжение на выходе

$$U_{\text{вых}} = -\varphi_{\text{Т}} \ln\frac{U_{\text{вх}}}{RI_0},$$

где I_0 — ток обратной связи (для диода обратный ток — $I_{\text{обр}}$, а для транзистора $I_{\text{ЭБ обр}}$ — обратный ток в эмиттерном переходе).



Рис. 13.45. Схемы включения ОУ как логарифмического устройства: *а* — с диодом в цепи ООС; *б* — с транзистором в диодном включении в цепи ООС; *в* — с транзистором в цепи ООС

Таким образом, выходное напряжение в логарифмическом усилителе является логарифмом входного напряжения.

Аналогично можно рассмотреть схему с транзистором в цепи ОС операционного усилителя в транзисторном включении (рис. 13.45, *в*). Конденсатор С устанавливается для уменьшения наводок при работе схемы с медленно изменяющимися сигналами, а резистор R1 — для задания режима класса *AB* работы транзистора, включенного по схеме с ОБ.

Качество логарифмирования входного сигнала зависит от нелинейной характеристики элементов в цепи обратной связи, логарифмическая зависимость которых четко проявляется на начальном участке характеристики при прямом смещении *p-n*-перехода, и особенно, если используются диод или транзистор с переходом и барьером Шоттки.

В схеме ***усилителя-ограничителя на основе ОУ*** в цепи параллельной отрицательной обратной связи применяются активные элементы, имеющие нелинейную вольт-амперную характеристику (диоды, транзисторы, стабилитроны).

На рис. 13.46, *а* показан ограничитель с резисторным делителем в цепи обратной связи (R3 и R4) и диодный последовательный ограничитель, включенный параллельно резистору R2 в цепи обратной связи.

Дополнительное напряжение U_1 задает уровень порога (амплитуды) ограничителя входного сигнала. Напряжение U_1 подано на делитель напряжения R3 и R4. Падение напряжения на резисторе R3 (U_{R3}):

$$I_д = \frac{U_1}{R3 + R4}, \quad U_{R3} = \frac{R3}{R3 + R4} —$$

при $U_{вх} = 0$ и $U_{вх} < U_1$ служит обратным смещением на диоде VD и поддерживает его в исходном состоянии (без входного сигнала) закрытым.



Рис. 13.46. Диодный ограничитель отрицательного сигнала с инверсией и ограничением сверху на основе ОУ: *а* — схема; *б* — передаточная характеристика; *в* — графики входного и выходного напряжений

В данном случае коэффициент усиления ОУ определяется только сопротивлениями резисторов R1 и R2: $K_1 = -R2/R1$.

Схема усилителя-ограничителя построена для ограничения отрицательного входного сигнала по инвертирующему входу. Данное соотношение не изменится до тех пор, пока входной сигнал $U_{вх}$ не превысит напряжение на резисторе R3 (U_{R3}). Диод открывается, когда уровень входного сигнала вместе с сигналом ООС на инвертирующем входе ОУ превысит напряжение на резисторе R3 (U_{R3}). В результате резисторы R2 и R3 включаются параллельно и их суммарное сопротивление уменьшается $\left(R_{2,3} = \dfrac{R2R3}{R2+R3}\right)$, а коэффициент усиления ОУ становится равным $K_2 = \dfrac{R2R3}{(R2+R3)R1}$, т.е. уменьшается.

Часть выходного напряжения падает на резисторном делителе R3 и R4. Из выражения

$$I_д = \frac{U_1 + U_{вых}}{R3+R4},$$

где $U_{вых} = -U_{вх}R2/R1$ — напряжение на выходе при открытии диода VD, получим

$$U_{R3} = I_д R3 = \frac{(U_{вых1} + U_1)R3}{R3+R4}.$$

Таким образом, к диоду VD приложено напряжение:

$$U_{VD} = U_{вых1} - U_{R3} = U_{вых1} - \frac{(U_{вых1} + U_1)R3}{R3+R4}.$$

Характеристика данного усилителя-ограничителя показана на рис. 13.46, *б*, из которой видно, что выходное напряжение продолжает изменяться при увеличении входного напряжения, только скорость этого изменения существенно уменьшается (точка а).

Чтобы выходное напряжение не росло при открытии диода VD, необходимо выполнить условие $R3 \ll R2$. В этом случае зависимость $U_{вых1} = \varphi(U_{вх})$ представляется горизонтальной прямой (на рис. 13.46, *б*, штриховая линия). В открытом состоянии диода VD необходимо учитывать дифференциальное сопротивление электронно-дырочного перехода при прямом смещении ($r_{диф\ пр}$), тог-

да $R2 \gg r_{\text{диф пр}} + R3$. Данная схема является усилителем-ограничителем отрицательного входного сигнала с инверсией на выходе на основе ОУ и ограничением сверху. Графики входного и выходного напряжений в ОУ представлены на рис. 13.46, *в*.

Для ограничения отрицательного входного сигнала с инверсией на выходе на основе ОУ и ограничением снизу необходимо противоположное включение диода VD (рис. 13.47, *а*). Диод VD открыт до тех пор, пока $U_{\text{вх}} < U_{\text{R3}}$ и выходное напряжение равно $U_{\text{R3}} = U_{\text{вых}}$, так как диод шунтирует резистор R2.

При входном напряжении $U_{\text{вх}}$ больше U_{R3} ($U_{\text{вх}} > U_{\text{R3}}$) диод VD закрывается и коэффициент усиления равен $K = -R2/R1$ Таким образом, ОУ при закрытом диоде работает как усилитель, коэффициент усиления которого зависит от сопротивлений резисторов обратной связи R1 и R2. Графики входного и выходного напряжений ОУ представлены на рис. 13.47, *в*.



Рис. 13.47. Диодный ограничитель отрицательного сигнала с инверсией и ограничением снизу на основе ОУ: *а* — схема; *б* — передаточная характеристика; *в* — графики входного и выходного напряжений

Вместо диода можно включить биполярный транзистор (рис. 13.48, *а*), эмиттерный переход которого аналогичен переходу диода. Транзистор существенно улучшает характеристику усилителя-ограничителя и обеспечивает неизменный уровень выходного напряжения при больших изменениях входного сигнала. Преимущество такой замены заключается в том, что в этой схеме ток, протекающий через резистор R3 уменьшается (приблизительно в $h_{21Э}$ раз), соответственно уменьшается изменение выходного напряжения, которое поддерживает этот ток. Это связано с тем, что при прямом смещении эмиттерного перехода через R3 течет очень небольшой базовый ток.

Транзистор включен по схеме ОК. При таком включении транзистора и открытом эмиттерном переходе, ток $I_Э = I_Б$ и на выходе ОУ сигнал обратной связи практически не увеличивается. За счет параллельного включения резисторов R3 и R2 при открытом переходе эмиттер—база ток через резистор ОС R2 уменьшается и $U_{вых}$ не увеличивается при возрастании $U_{вх}$. Передаточная характеристика $U_{вых1} = \varphi(U_{вх})$ показана на рис. 13.48, *б*. Данная схема является усилителем-ограничителем сверху.



Рис. 13.48. Транзисторный ограничитель отрицательного сигнала с инверсией и ограничением снизу на основе ОУ: *а* — схема; *б* — передаточная характеристика

В схемах двустороннего усилителя-ограничителя цепь обратной связи содержит две параллельные цепи диодных ограничителей — для ограничения сверху и снизу (рис. 13.49, *а*). Графики входных и выходных напряжений усилителя-ограничителя показаны на рис. 13.49, *б*.



Рис. 13.49. Двусторонний диодный ограничитель с инверсией сигнала и ограничением сверху и снизу на основе ОУ: *а* — схема; *б* — графики входного и выходного напряжений

Для ограничения положительного входного сигнала необходимо в схеме изменить полярность напряжений U_1 и U_2.

Для одновременного (прецизионного) ограничения положительного и отрицательного входных сигналов сверху применяется мостовая схема в цепи обратной связи (рис. 13.50, *а*). На диагональ моста подано напряжение U_1, которое действует на стабилизирующую цепь VD, R2 и R3. Таким образом, мостовая схема получает стабильное напряжение со стабилитрона $U_{ст}$, которое ограничивает уровень выходного напряжения $U_{вых}$. Диоды VD1 и VD4 открываются в том случае, когда входное положительное и выходное напряжения достигают значения $U_{ст} + 2U_{пр}$, где $U_{пр}$ — напряжение, необходимое для разрушения потенциального барьера диодов VD1 и VD4. Так как диоды при прямом смещении имеют малое сопротивление, то в цепи ОС оказывается включенным только стабилитрон VD5. Напряжение на стабилитроне стабильно и поэтому оно стабильно и на выходе ОУ.

При отрицательном потенциале входного напряжения открыты диоды VD3 и VD2 и происходит стабилизация выходного напряжения. Передаточная характеристика $U_{вых} = \varphi(U_{вх})$ приведена на рис. 13.50, *б*.



Рис. 13.50. Симметричный мостовой ограничитель с инверсией сигнала и ограничением сверху положительного и отрицательного сигнала на основе ОУ: *а* — схема; *б* — передаточная характеристика

Вычитающий усилитель также можно построить на основе ОУ (рис. 13.51). Принцип работы схемы вычитающего усилителя на основе ОУ основан на одновременной подаче двух входных напряжений на два входа ОУ. Такой усилитель является дифференциальным усилителем, коэффициент усиления которого определяется по формуле

$$K = \frac{U_{\text{вых}}}{U_{\text{вых2}} - U_{\text{вх1}}} = -\frac{R2}{R1}.$$

Из формулы видно, что при равенстве входных напряжений (сигналы синфазные) напряжение на выходе будет равно нулю. При разных сигналах на входах $U_{\text{вх1}}$ и $U_{\text{вх2}}$ сигнал на выходе равен разности сигналов на входах при коэффициенте усилителя, равном 1, когда $R1 = R2$ и $R2R3 = R1R4$.



Рис. 13.51. Схема вычитающего устройства на основе ОУ

Таким образом, изменяя параметры цепей ОС в схемах включения ОУ, т.е. вводя в данные цепи различные линейные и нелинейные элементы, можно получить желаемые характеристики ОУ для использования в различных электронных схемах при решении математических задач операционного характера.

Глава 14. ЦИФРОВЫЕ ИНТЕГРАЛЬНЫЕ МИКРОСХЕМЫ (ЦИМС)

14.1. Общие сведения о ЦИМС и логике представления информации в цифровой форме

Цифровые интегральные микросхемы (ЦИМС), или цифровые интегральные схемы (ЦИС), предназначены для приема, преобразования (обработки) и выдачи информации, представленной в виде цифрового кода, с помощью дискретных сигналов. На их основе строятся узлы и блоки микропроцессоров, микро-ЭВМ и систем автоматики, а также импульсные усилители, формирователи, повторители.

Цифровую информацию обычно представляют в двоичной (дискретной) форме, при которой электрический сигнал имеет только два значения. Эти два значения сигнала обозначаются символами логического нуля (0) и логической единицы (1).

Цифровые сигналы исключают ошибки при передаче и воспроизведении информации, поскольку распознавание двух крайних уровней сигнала является надежным даже при наличии больших искажений и помех, что является главным достоинством ЦИС (высокая надежность и помехоустойчивость).

В зависимости от способа электрического кодирования (задания) двоичных переменных ЦИС подразделяются на импульсные, импульсно-потенциальные и потенциальные.

В потенциальных ЦИМС логическая информация представлена в виде потенциальных уровней: нулевой (0) — низкий уровень, или единичный (1) — высокий уровень.

В импульсных ЦИМС логическая информация представлена в виде импульса: единица — (есть импульс), ноль — (нет импульса), т.е. без допуска нижнего уровня, но при определенной длительности.

В импульсно-потенциальных ЦИМС информация представляется в виде импульсов, в которых заранее задано амплитудное значение потенциала высокого и низкого уровней сигнала.



Рис. 14.1. Диаграмма определения уровней логического нуля (0) и логической единицы (1): *а* — в положительной логике; *б* — в отрицательной логике

Наиболее распространены потенциальные ЦИС. В них действуют сигналы с двумя различными значениями (уровнями) потенциалов, при этом абсолютное значение величины, характеризующей сигнал, несущественно. Главное то, что сигнал, представляющий логическую единицу (1), выше определенного наперед заданного значения, а сигнал логического нуля (0) не превышает нижний предел этой величины (рис. 14.1).

Основной предпосылкой цифровой обработки информации является возможность ее представления совокупностью двоичных переменных, каждая из которых может принимать значения 0 и 1, называемые логическим 0 и логической 1.

Одной из основных операций цифровой обработки информации является реализация функциональных зависимостей $y = f(x_1, x_2, ..., x_n)$, которые в соответствие каждой комбинации значений двоичных переменных $x_1, x_2, ..., x_n$ ставят значение двоичной переменной y. Функции такого типа называются *переключательными* или *логическими*. Таким образом, ЦИС производят логическую обработку цифровых сигналов, поступающих на входы логического устройства, для определения цифрового сигнала на выходе логического устройства в зависимости от соотношений цифровых сигналов на входах. Логическая обработка цифровых сигналов основана на понятии «логика».

Логика *(греч. logos — слово, рассуждение, понятие, разум) — наука о формах, законах и методах познавательной деятельности, способности правильно (логически) мыслить. Логика — способ доказательства без применения математики. Логика прежде всего играет большую методологическую роль — как формальное средство (формальная логика) отыскания истины, т.е. истинного результата применительно к логической обработке цифровой информации.*

В цифровых интегральных схемах применяется двоичная логика, в которой используются операции с величинами (сигналами), принимающими только два значения, — «да» и «нет», «истина» и «ложь», «1» и «0».

Необходимо отметить, что символы «0» и «1» нельзя рассматривать как арифметические числа, т.е. алгебра логики является алгеброй состояний, а не чисел. Аппарат алгебры логики используется как для анализа, так и для проектирования (синтеза) логических устройств на основе ЦИС любой степени сложности в системах цифровой обработки информации. Только в этом случае можно проводить все исследования математическим способом.

Сигналы с двумя различными значениями (уровнями) потенциалов, которые обозначаются 0 и 1, т.е. уровни логического нуля (0) и логической единицы (1), могут быть как положительными, так и отрицательными (рис. 14.1).

Цифровая информация, представленная в одном из способов электрического кодирования двоичных переменных в ЦИС (импульсном, импульсно-потенциальном и потенциальном), может быть отражена не только в цифровом формате (1 и 0), но и в графическом — в декартовой графической системе координат, а также и в визуальном виде на экране осциллографа. В графическом формате цифровая информация может быть показана в первой или четвертой четверти декартовой системы координат (рис. 14.1), где высокий и низкий уровни (полярность сигналов) соответствуют одному из цифровых значений — «0» или «1».

В зависимости от того, в какой четверти декартовой системы координат представлена цифровая информация графическим способом («0» или «1»), различают два вида логики со стандартными вариантами графического представления цифровой информации — положительная логика (первая четверть декартовой системы рис. 14.1, *а*) и отрицательная логика (четвертая четверть декартовой системы рис. 14.1, *б*), что также относится и к цифровым значениям сигналов.

Существуют и нестандартные варианты представления цифровой информации для каждого вида логики, при которых в положительной логике сигналы представляются в четвертой четверти декартовой системы, а в отрицательной логике — в первой четверти декартовой системы.

Дополнительный вариант представления информации — двухполярный (биполярный или смешанной), при котором для представления цифровой информации используются одновременно и первая и четвертая четверти декартовой системы координат. При двухполярном варианте представления информации положительный сигнал (высокого уровня) представлен в первой четверти, а отрицательный сигнал (низкого уровня) — в четвертой четверти декартовой системы координат.

Полярности (положительная или отрицательная) уровней сигналов («0» или «1») в ЦИС зависят от логического построения (логики) схемотехнических решений ЦИС, которые зависят от типов используемых активных элементов в схемотехнических решениях и способов подключения источников питания (напряжения). Логика построения ЦИС определяет и логику представления цифровой информации — положительная логика или отрицательная логика.

Рассмотрим логику построения ЦИС. В практике логического построения принципиальных схемных решений ЦИС и подключения к схемам напряжения питания применяются три вида логик построения схем цифровых интегральных схем:

– *положительная логика*, в которой при стандартном варианте построения схемотехнических решений ЦИС применяются транзисторы *n*-*p*-*n*-типа и отрицательный полюс источника питания («минус») подключен на общую шину — корпус (⊥), т.е. напряжение питания считается положительным ($U > 0$); при нестандартном варианте построения схем ЦИС в положительной логике напряжение питания считается отрицательным, так как положительный полюс источника питания («плюс») подключен на общую шину — корпус (⊥);

– *отрицательная логика*, в которой при стандартном варианте построения схемотехнических решений ЦИС применяются транзисторы *p*-*n*-*p*-типа и положительный полюс источника питания («плюс») подключен на общую шину — корпус (⊥), т.е. напряжение питания считается отрицательным ($U < 0$); при нестандартном варианте построения схем ЦИС в отрицательной логике напряжение питания считается положительным, так как отрицательный полюс источника питания («минус») подключен на общую шину — корпус (⊥);

— *двухполярная логика (биполярная)*, в которой при построении схемотехнических решений ЦИС применяются транзисторы *n-p-n*- и *p-n-p*-типа и двухполярное питание, т.е. два источника напряжения одной величины, в одном из которых положительный полюс источника питания («плюс») подключен на общую шину — корпус (⊥), а в другом — отрицательный полюс источника питания («минус») подключен на общую шину — корпус (⊥).

В стандартном варианте построения схем ЦИС в положительной логике при подключении к схемам напряжения положительного источника питания ($U > 0$) сигнал высокого уровня — положительный потенциал и обозначается единицей (1), а сигнал низкого уровня — отрицательный потенциал и обозначается нулем (0). Такую логику представления информации также называют положительной — *позитивной* логикой. Графическое изображение сигнала в такой логике, когда $U > 0$, находится в первой четверти декартовой системы координат (табл. 14.1).

В стандартном варианте построения схем ЦИС в отрицательной логике при подключении к схемам напряжения отрицательного источника питания ($U < 0$) сигнал высокого уровня — положительный потенциал и обозначается нулем (0), а сигнал низкого уровня — отрицательный потенциал и обозначается единицей (1). Такую логику представления информации также называют отрицательной — *негативной* логикой. Графическое изображение сигнала в такой логике, когда $U < 0$, находится в четвертой четверти декартовой системы координат (табл. 14.1).

При нестандартном варианте построения схем ЦИС в положительной логике, т.е. при отрицательном напряжении ($U < 0$), графическое изображение сигнала находится в четвертой четверти декартовой системы координат, а в отрицательной логике, т.е. при положительном напряжении ($U > 0$), графическое изображение сигнала находится в первой четверти декартовой системы координат. Однако символическое обозначение положительного (высокого) и отрицательного (низкого) уровней при нестандартных вариантах построения схем ЦИС аналогично обозначению уровней при соответствующих стандартных вариантах построения схем ЦИС (табл. 14.1), т.е. в этом случае применяются нестандартные варианты графического представления цифровой информации.

Таблица 14.1

Вид логики представления информации в цифровых сигналах	Уровни и полярности логического сигнала			
	при положительном напряжении питания U $+ \; \varnothing \; \varnothing \; -$ $(U > 0)$	при двухполярном напряжении питания U_1 U_2 $+ \; - \quad + \; -$ $\varnothing \; \varnothing \quad \varnothing \; \varnothing$ $(U_1 > 0);\ U_2 < 0)$ $\lvert U_1 \rvert = \lvert U_2 \rvert$	U_1 U_2 $- \; + \quad - \; +$ $\varnothing \; \varnothing \quad \varnothing \; \varnothing$ $(U_1 < 0);\ U_2 > 0)$ $\lvert U_1 \rvert = \lvert U_2 \rvert$	при отрицательном напряжении питания U $- \; \varnothing \; \varnothing \; +$ $(U < 0)$
Положительная				
Отрицательная				

Двухполярный (биполярный) вариант представления информации применим для двух видов логики. В положительной логике сигнал высокого уровня — положительный, представленный в первой четверти координатной системы, имеет цифровое значение, равное единице (1), а сигнал низкого уровня — отрицательный, представленный в четвертой четверти координатной системы, обозначается нулем (0). В отрицательной логике сигнал высокого уровня — положительный, представленный в первой четверти координатной системы, имеет цифровое значение, равное нулю (0), а сигнал низкого уровня — отрицательный, представленный в четвертой четверти координатной системы, обозначается единицей (1).

Цифровое обозначение сигнала зависит от источника питания, относительно которого рассматриваются уровни сигналов, так как один источник — отрицательный, а другой — положительный, но имеют равные по абсолютному значению напряжения. Например, могут быть два варианта $U_1 < 0$; $U_2 > 0$ или $U_1 > 0$; $U_2 < 0$ при $|U_1| = |U_2|$ (табл. 14.1).

Если рассматривать сигналы относительно источника питания U_1 при варианте включения источников питания $U_1 > 0$; $U_2 < 0$, то положительный (высокий) уровень сигнала равен $U_в = +U_1$ и обозначается единицей (1), а отрицательный (низкий) уровень сигнала равен $U_н = -U_1$ и обозначается нулем (0), что полностью соответствует стандартной положительной логике представления информации (табл. 14.1).

Если рассматривать сигналы относительно источника питания U_2 при варианте включения источников питания $U_1 > 0$; $U_2 < 0$, то положительный (высокий) уровень сигнала равен $U_в = +U_2$ и обозначается нулем (0), а отрицательный (низкий) уровень сигнала равен $U_н = -U_2$ и обозначается единицей (1), что полностью соответствует стандартной отрицательной логике представления информации (табл. 14.1).

Если рассматривать сигналы относительно источника питания U_1 при варианте включения источников питания $U_1 < 0$; $U_2 > 0$, то положительный (высокий) уровень сигнала равен $U_в = +U_1$ и обозначается нулем (0), а отрицательный (низкий) уровень сигнала равен $U_н = -U_1$ и обозначается единицей (1), что полностью соответствует стандартной отрицательной логике представления информации (табл. 14.1).

Если рассматривать сигналы относительно источника питания U_2 при варианте включения источников питания $U_1 < 0$; $U_2 > 0$, то положительный (высокий) уровень сигнала равен $U_в = +U_2$ и обозначается единицей (1), а отрицательный (низкий) уровень сигнала равен $U_н = -U_2$ и обозначается нулем (0), что полностью соответствует стандартной положительной логике представления информации (табл. 14.1).

Виды сигналов в различных логиках представления сигналов в зависимости от логики схемотехнических решений ЦИС и подключений питающего напряжения к схемам показаны в табл. 14.1.

На практике невозможно выполнить условие, при котором все цифровые сигналы точно соответствовали бы одному из принятых уровней. Поэтому для каждого вида и серии ЦИС вводятся определенные допуски уровней. Эти допуски уровней указывают разрешенный предел изменения, при котором уровни логического нуля (0) и логической единицы (1) могут изменяться. В современных ЦИС допуск установлен в пределах 0,1—0,15 от максимального и минимального уровней.

Так, например, в интегральных микросхемах с максимальным уровнем $U_{max} = 5$ В уровень логической единицы принят от +2,4 В до +5,5 В, а логического нуля — от −0,5 В до +0,5 В, в положительной логике. В отрицательной логике изменяется только допуск логической единицы от −2,4 В до −5,5 В. Разность уровней потенциалов единицы U^1 и нуля U^0 называют логическим перепадом $\Delta U_П = U^1 - U^0$.

Чтобы случайные помехи не вызвали ложных переключений схемы, логический перепад должен быть достаточно большим. Это условие особенно важно для цифровых микросхем, применяемых в железнодорожной автоматике, где высоки требования к помехоустойчивости аппаратуры.

14.2. Классификация цифровых интегральных микросхем (ЦИМС)

Цифровые интегральные схемы (ЦИС), предназначенные для приема, преобразования (обработки) и выдачи сигналов, изменяющихся по закону дискретной функции, выраженной в двоичном или другом цифровом коде, представляют собой множество тран-

зитных ключей, обладающих двумя устойчивыми состояниями (разомкнутым и замкнутым).

Цифровая интегральная микросхема — электронная схема, представляющая собой некоторую совокупность элементов и выполняющая определенную функцию: логическую, хранения информации, вспомогательную и специальную (иногда одна и та же ЦИС может выполнять несколько функций).

Цифровые интегральные микросхемы выпускаются в виде серий. *Серия цифровых микросхем* — это совокупность нескольких типов микросхем, которые могут выполнять разные функции преобразования цифровой информации, но имеют единое конструктивно-технологическое исполнение (решение) и предназначены для совместного использования (применения). Последнее предполагает одинаковые напряжения источников питания, уровни сигналов, помехоустойчивость, а также сопряжение, т.е. возможность непосредственного соединения входов и выходов различных микросхем. Серия ЦИС является полной, если она обладает функциональной и технической полнотой.

Функциональная полнота — свойство серии реализовывать любую логическую переключательную функциональную зависимость.

Техническая полнота — свойство серии реализовывать помимо логических переключательных функций и другие функции, в том числе хранение, вспомогательные, специальные, а также обеспечивать согласование ЦИС, нагрузочную способность, восстановление сигналов по форме и амплитуде, формирование сигналов, индикацию состояния ЦИС.

Цифровые интегральные микросхемы (ЦИС) классифицируются по классам (типам) цифровых устройств, выполняемым функциям, типу связи, по физическому принципу работы активных элементов, полярности логики, конструктивно-технологическим признакам, технологии изготовления, конструктивному исполнению, степени интеграции, электрическим и эксплуатационным параметрам.

По классам (типам) цифровые микросхемы делятся на два больших класса (типа) — *комбинационные* (однотактные) и *последовательные* (многотактные), которые часто называют конечными автоматами.

Класс (тип) комбинационных ЦИС составляют микросхемы, не имеющие внутренней памяти (запоминающих элементов), в которых уровень выходного сигнала определяется только уровнями входных сигналов в рассматриваемый (данный) момент времени.

Класс (тип) последовательных ЦИС составляют микросхемы, в которых уровень сигнала на выходе определяется не только уровнями входных сигналов в рассматриваемый (данный) момент времени, но и последовательностью состояний в предыдущие моменты времени из-за наличия внутренней памяти. Таким образом, уровень сигнала на выходе зависит и от уровня выходных сигналов, которые присутствуют на выходах элементов памяти и являются результатом логической обработки сигналов, поступавших в предшествующие моменты времени. Поэтому в последовательных цифровых микросхемах (ЦИС), в отличие от комбинационных микросхем, имеются запоминающие элементы.

По *выполняемым функциям* класс (тип) комбинационных ЦИС подразделяется на *простые* и *сложные логические микросхемы* (устройства), основу которых составляют логические элементы, реализующие логические функции (операции) преобразования информации, представленной в виде двоичных чисел. Таким образом, логическими называют элементы, которые осуществляют непосредственно предусмотренные логические операции (функции логики) с двоичными переменными.

Простые логические микросхемы комбинационных ЦИС подразделяются на логические элементы И, ИЛИ, НЕ и универсальные логические элементы (реализующие несколько функций) И-НЕ, ИЛИ-НЕ, И-ИЛИ-НЕ.

Сложные логические микросхемы комбинационных ЦИС подразделяются на микросхемы дешифраторов и шифраторов, мультиплексоров и демультиплексоров, сумматоров по модулю 2, полных сумматоров, преобразователей кодов для индикаторов, программируемых постоянных запоминающих устройств, преобразователей различных кодов, контроля четности, буферных элементов, цифровых компараторов, а также некоторых других.

По выполняемым функциям класс (тип) последовательных ЦИС подразделяется на микросхемы: *хранение информации (элементы памяти)*, *вспомогательные* и *специальные*.

Микросхемы *хранения информации* (элементы памяти) предназначены для запоминания и временного хранения двоичной информации (1 и 0). Специальной организацией схемы можно обеспечить запись, считывание или регенерацию считанной информации, а также индикацию состояния хранимой информации. Необходимо отметить, что регенерация — это процесс восстановления содержимого памяти, разрушенное при считывании. Таким образом, запоминающими (элементами памяти) называют такие элементы, которые обладают способностью длительно хранить поступившую информацию без изменения ее содержания.

К последовательным ЦИС данного вида относятся микросхемы со схемными решениями: триггеров, счетчиков, регистров, оперативных запоминающих устройств, операционных узлов и блоков арифметических устройств, микропроцессоров, однокристальных ЭВМ и др.

Вспомогательные микросхемы предназначены для усиления, формирования, задержки, генерирования и т.п. электрических сигналов. Таким образом, вспомогательными называют все прочие микросхемы, обеспечивающие надежную связь между логическими и запоминающими микросхемами. К ним относятся усилительные устройства, преобразователи, формирователи сигналов с определенными физическими характеристиками, инверторы, элементы задержки во времени и другие устройства.

К последовательным ЦИС данного вида относятся микросхемы со схемными решениями: блокинг-генераторов, усилителей-формирователей, эмиттерных повторителей, одновибраторов, мультивибраторов, ограничителей и др.

Специальные микросхемы предназначены для физического преобразования электрических сигналов, т.е. для перехода от одного вида физического представления информации, например потенциального, в видеосигнал, и т.п. К последовательным ЦИС данного вида относятся микросхемы со схемными решениями: различных индикаторов, схем согласования и др.

По типу связи цифровые микросхемы делятся на схемы со связью: *потенциальной*, *импульсной* и *импульсно-потенциальной*.

Микросхемы с потенциальной связью соединяются между собой непосредственно (проводником) через резистор, диод, транзистор или комбинацией из перечисленных элементов. При этом

сигналы логической единицы «1» и логического нуля «0» представлены в виде потенциалов высокого и низкого уровней. Микросхемы с потенциальной связью применяются при организации сложных логических схемных решений на основе простых микросхем.

Микросхемы с импульсной связью соединяются между собой через конденсаторы или трансформаторы (сигнал логической единицы «1» представляется в виде импульса той или иной полярности, а сигнал логического нуля «0» — чаще всего отсутствием импульса). В ряде случаев сигнал «0» представляется импульсом противоположной полярности по отношению к сигналу логической единицы «1».

Микросхемы с импульсно-потенциальной связью содержат как импульсную, так и потенциальную связь между элементами (сигнал логической «1» может быть представлен либо в виде импульса, либо в виде потенциала).

По физическому принципу работы активных элементов цифровые микросхемы делятся на две большие группы — *биполярные* и *униполярные*, которые также подразделяются на отдельные подгруппы, определяющие особенности схемотехнических решений принципиальных схем при создании ЦИМС. Схемотехнические решения в отдельных подгруппах определяются типами элементов, на основе которых построены принципиальные микросхемы ЦИС, а в отдельных подгруппах — схемами соединения элементов или видами активных элементов и технологией их изготовления.

Биполярная группа схемотехнических решений ЦИМС построена на активных элементах, физический принцип работы которых основан на действии электронно-дырочного перехода, т.е. на диодах и биполярных транзисторах. Основными подгруппами биполярной группы, в которых название логики определяется типами элементов, применяемых для построения принципиальных схем ЦИМС, являются диодно-резисторная логика (ДРЛ), резисторно-транзисторная логика (РТЛ), резисторно-емкостная транзисторная логика (РЕТЛ), диодно-транзисторная логика (ДТЛ), транзисторно-транзисторная логика (ТТЛ). Существуют эмиттерно-связанная логика (ЭСЛ), для которой название определяется схемой соединения активных элементов — транзисторов, и инжекционно-интегральная логика (ИИЛ или $И^2Л$), для которой название определяется видами использованных элементов и технологией их изготовления. Все подгруппы микросхем в биполярной группе, за ис-

ключением ДРЛ-логики, в своем схемном решении относятся к транзисторной логике построения, так как основным активным элементом, выполняющим функции обработки цифровой информации, является транзистор.

Униполярная группа схемотехнических решений ЦИМС построена на активных элементах, основу которых составляют транзисторы МДП (МОП)-структуры. Микросхемы ЦИС в униполярной группе подразделяются на подгруппы, которые отличаются друг от друга типом электропроводности канала транзисторов МДП (МОП)-структуры, так как тип канала в применяемых транзисторах в основном индуцированный, и очень редко применяется встроенный канал. В соответствии с этим имеются следующие подгруппы униполярной группы: *p*-канальная логика (*p*-МДП — *p*-МДПТЛ или *p*-МОП — *p*-МОПТЛ), *n*-канальная логика (*n*-МДП — *n*-МДПТЛ или *n*-МОП — *n*-МОПТЛ), комплементарная логика (КМДП — КМДПТЛ или КМОП — КМОПТЛ), использующая транзисторы с каналами *p*- и *n*-типов. Все подгруппы ЦИМС в униполярной группе относятся к транзисторной логике, так как принципиальные схемы построены только на активных элементах — транзисторах МДП (МОП)-структуры, которые могут выполнять роль как активных, так и пассивных элементов схемы, поэтому в обозначении подгруппы МДП (МОП) может добавляться буквенное сочетание ТЛ — транзисторная логика.

По полярности логики цифровые микросхемы делятся на микросхемы *положительной* (позитивной) логики, *отрицательной* (негативной) логики и *двухполярной* логики (биполярной). Полярность логики ЦИМС зависит от построения принципиальных схемных решений ЦИС и подключения к схемам напряжения питания.

По полярности логики ЦИМС в зависимости от полярности напряжения питания можно классифицировать следующие варианты цифровых микросхем: положительная логика и положительное напряжение источника питания, положительная логика и отрицательное напряжение источника питания, отрицательная логика и положительное напряжение источника питания, отрицательная логика и отрицательное напряжение источника питания. Также имеется особый вид ЦИМС по полярности логики, когда одновременного применяются положительная и отрицательная логики при положительном и отрицательном напряжениях источников питания.

По конструктивно-технологическим признакам цифровые микросхемы делятся на четыре группы: *пленочные* — все элементы и соединения выполнены по пленочной технологии в виде проводящих, полупроводниковых и диэлектрических пленок, нанесенных на диэлектрическую подложку; *гибридные* — пассивные элементы выполнены по пленочной технологии, а активные элементы — навесные, т.е. являются компонентами; *полупроводниковые* (монолитные) — пассивные и активные элементы и межэлементные соединения выполнены на основе одного кристалла полупроводникового материала кремния в тонком приповерхностном слое полированной полупроводниковой пластины (кристалле) и на ее поверхности; *совмещенные* — активные элементы изготовлены по монолитной технологии, а пассивные элементы и межэлементные соединения — по пленочной технологии.

По технологии изготовления цифровые микросхемы делятся на группы: *по пленочной технологии* и *по планарной технологии*.

Пленочная технология подразделяется на два направления, связанных с использованием тонких и толстых пленок. При *тонкопленочной технологии* используется метод осаждения локальных и сплошных тонких слоев материалов на подложку в вакууме. По *толстопленочной технологии* пленки формируются методом локального нанесения и вжигания специальных паст. В обеих подгруппах в качестве подложки используются пластинки изолирующих материалов толщиной в несколько сотен мкм — специальные виды керамики и стекол. Пленочная технология наиболее соответствует мелкосерийному производству микросхем специального назначения, а также массовому производству простых микросхем, требующих точной подстройки параметров.

Планарная технология является базовой технологией формирования полупроводниковых (монолитных) микросхем, по которой изготавливается основная масса микросхем. Планарная технология имеет несколько разновидностей, которые характеризуются отличительными процессами и методиками проведения процессов формирования элементов в структуре микросхем. Таким образом, в зависимости от технологических методов и особенностей, применяемых при формировании активных и пассивных элементов в структуре микросхемы, планарная технология имеет разновидности, которые классифицируют цифровые микросхемы по разновид-

ностям планарной технологии — планарно-диффузионные, планарно-эпитаксиальные, изопланарные, полипланарные, V-ATE-структуры, VIP-структуры и структуры КНС.

Планарная технология позволила создать наиболее сложные ИС с числом элементов до миллиона при их минимальном размере до 0,5 мкм. Характерной особенностью этой технологии является многократное применение микролитографии, в результате чего после комбинации процессов легирования, травления (разделения), изоляции и металлизации в тонком приповерхностном слое полированной полупроводниковой пластины формируются десятки и сотни кристаллов ИС.

По конструктивному исполнению цифровые микросхемы делятся на *корпусные*, которые имеют самостоятельный корпус, предназначенный для защиты элементов и компонентов от внешних воздействий, и выводы для соединения микросхемы с внешними электрическими цепями, и *бескорпусные*, которые не имеют самостоятельного защитного корпуса, а защита от внешних воздействий осуществляется корпусом устройства, в котором установлена микросхема.

По степени интеграции цифровые микросхемы делятся на малые интегральные схемы (*МИС*) — до 10 элементов и компонентов в ИС, средние интегральные схемы (*СИС*) — до 10^2 элементов и компонентов в ИС, большие интегральные схемы (*БИС*) — до 10^3 элементов и компонентов в ИС, сверхбольшие интегральные схемы (*СБИС*) — до 10^4 элементов и компонентов в ИС, гигантские интегральные схемы (*ГИС*) — до 10^5 элементов и компонентов в ИС, ультрабольшие интегральные схемы (*УБИС*) — до 10^6—10^9 элементов и компонентов в ИС, гигабольшие интегральные схемы (ГБИС) — свыше 10^9 элементов и компонентов в ИС.

По электрическим и эксплуатационным параметрам цифровые микросхемы подразделяются: *по быстродействию* — сверхбыстродействующие (средняя задержка распространения сигнала менее 5 нс), высокого быстродействия (5—10 нс), среднего быстродействия (10—50 нс) и низкого быстродействия (> 50 нс); *по мощности рассеивания* (большая, средняя, малая); *по эксплуатационным параметрам* (надежность, устойчивость к механическим воздействиям, климатическим условиям, температурным диапазонам и др.).

14.3. Логические функции, элементы и логические устройства в ЦИМС

Цифровые интегральные микросхемы строятся как сложные функциональные устройства. Особое место среди современных ЦИМС занимают микросхемы, которые реализуют логические операции над цифровой информацией, выполняя одну или несколько логических функций, и которые называют логическими ЦИМС.

Логика обработки цифровой информации имеет свою методику и технологию. Главное — получить правильные результаты решения поставленных задач. Это требует постановки вопроса с четким выделением требуемого и способа решения — последовательности действий, ведущих к получению требуемых результатов. Зная цель — получение результатов, и зная последовательность действий в выбранном способе действий, можно провести анализ промежуточных результатов и оценить достижение требуемых результатов.

Логические ИМС служат теми элементарными функциональными узлами, из которых слагается все многообразие схемотехники современных ЦИС.

По принципу построения (схемотехническому решению) базовые элементы логических ЦИС подразделяются на активные и пассивные элементы и их схемные соединения.

В основе каждой серии лежит базовый элемент, представляющий собой электрическую схему, выполняющую определенную логическую операцию.

Прежде чем рассматривать схемотехнические варианты логических ЦИС, изучим логические операции, которые они выполняют с сигналами, представленными в виде логических нулей (0) и единиц (1).

Операции по обработке двоичной информации выполняют логические элементы. Логическим элементом (ЛЭ) называют функциональные устройства, с помощью которых реализуются элементарные логические функции. В последних существует определенная логическая связь между входными и выходными сигналами, принимающими значения логического нуля (0) или единицы (1). Связь между сигналами определяется логической функцией. Для описания функции используется математическая алгебра логики.

В алгебре логики оперируют фундаментальным понятием «высказывание», под которым понимают какое-либо утверждение о любом предмете и действии. При этом высказывание оценивают только с точки зрения их истинности или ложности без каких-либо промежуточных градаций.

Высказывания бывают простыми и сложными. Если значение истинности не зависит от других высказываний, высказывание называется простым. Если же значение истинности зависит от значений истинности составляющих его высказываний, то называется сложным.

Если высказывание соответствует истине, оно имеет значение истинности, равное единице, а если не соответствует истине, то равно нулю. Поэтому все переменные в алгебре логики принимают только два значения — 1 или 0, а любые математические действия над этими переменными обеспечивают получение результатов виде 1 или 0.

Логические элементы (ЛЭ) дают возможность изображать переменные с помощью электрических сигналов (напряжения и тока). Обычно наличие сигнала соответствует — 1, а его отсутствие — 0.

Простое и сложное высказывания можно описать, используя математическую алгебру логики, в которой существуют три основные элементарные логические функции взаимосвязи между аргументами: ИЛИ — логическое сложение (дизъюнкция), И — логическое умножение (конъюнкция) и НЕ — логическое отрицание (инверсия).

На базе основных элементарных функций создаются комбинированные функции, соединяющие в себе элементарные функции ИЛИ-НЕ, И-НЕ, И-ИЛИ-НЕ и др.

Математическая алгебра логики, или алгебра Буля, разработана в середине XIX в. ирландским ученым Джорджем Булем. В алгебре Буля используют двоичную переменную x, удовлетворяющую условию $x = 1$, если $x \neq 0$, и $x = 0$, если $x \neq 1$.

Логические функции, отражающие высказывание, реализуются с помощью простых элементарных и комбинированных логических элементов электронных схем ИЛИ, И, НЕ, И-НЕ, ИЛИ-НЕ, И-ИЛИ-НЕ и т.д.

В общем случае логический элемент имеет n входов, что соответствует числу аргументов в реализуемой функции, и m выхо-

дов, что соответствует результатам реализации операции. На входы поступает информация, с выходов получают результат реализации операции.

Основные и комбинированные логические элементы относятся к группе комбинационных устройств и имеют только один выход. Функциональные устройства с элементами памяти, относящиеся к последовательным устройствам, могут иметь два и более выходов.

К формам, отражающим результаты действия логического элемента, относятся: таблица истинности (состояний), функциональная математическо-логическая запись (формула или функция, отражающая действие, выполняемое над входными сигналами), электрическая модель и условное графическое обозначение (табл. 14.2).

Таблица 14.2

Логическая операция	Обозначение логического элемента	Функциональная математическо-логическая запись	Электрическая модель	Таблица истинности (состояний)
И (конъюнкция)		$A \wedge B = \tilde{O}$ $A \cdot B = \tilde{O}$		A B x 1 0 0 0 1 0 0 0 0 1 1 1
ИЛИ (дизъюнкция)		$A \vee B = \tilde{O}$ $A + B = \tilde{O}$		A B x 1 0 1 0 1 1 0 0 0 1 1 1
НЕ (отрицание)		$\overline{A} = x$		A x 1 0 0 1
И-НЕ		$x = \overline{A \wedge A}$		A B x 1 0 1 0 1 1 0 0 1 1 1 0
ИЛИ-НЕ		$x = \overline{A \vee A}$		A B x 1 0 0 0 1 0 0 0 1 1 1 0

Наиболее наглядной формой, отражающей результаты действия логического элемента, является таблица истинности, в которой аргументы и функции обозначаются буквами для удобства записи функциональной взаимосвязи между ними, например *A*, *B*, *C* или *a*, *b*, *c*.

В таблицу заносятся все возможные сочетания аргументов (0 или 1)и соответствующие этим сочетаниям результаты логической операции, образующих эту функцию. Таким образом, таблица истинности определяет, каким (нулевым или единичным) будет сигнал на выходе логического элемента при всех возможных сочетаниях (вариантов) сигналов логических переменных на входе.

Заполнение таблицы истинности производится путем логического рассуждения о процессах функционирования логического элемента, на основании высказывания, как основного и первоначального понятия о процессе функционирования (работы) логического элемента.

Элементарная логическая функция И называется функцией логического умножения или конъюнкцией, т.е. совпадающей.

Конъюнкция (лат. conjunctio) — логическая операция, образующая сложное высказывание из двух (возможно и более) высказываний, объединенных с помощью логического союза «и».

Название логической функции И можно сравнить с сочинительным союзом «и» в русском языке, который обозначает объединение, совпадение действий, факторов и т.д.

Процесс действия функции можно представить высказыванием. Результат действия функции над аргументами истинен (1), если все аргументы, определяющие эту функцию, истинны. Если хотя бы один аргумент функции ложный (0), то результат действия функции ложный (0). Таким образом, при операции И сигнал на выходе $x = 1$ лишь при одновременном действии сигналов, равных единице (1) на всех входах ($A = 1$ и $B = 1$ и т.д.).

Логическая функция И (конъюнкция) в функциональной записи обозначается символом «$\wedge$», который соответствует символу И, а знаком «·» (точка) обозначают логическое умножение. Точка, обозначающая знак логического умножения, обычно при записи функции опускается.

Функциональная логическая запись функции И для двух аргументов имеет вид: $A \wedge B = x$ и читается «x (икс) есть (эквивалентно) A и B».

Функциональная математическая запись логического умножения имеет вид $A \cdot B = x$.

Для функции И с двумя аргументами $A \wedge B = x$ таблица истинности на основе высказывания представлена в табл. 14.2. Моделью двухвходовой схемы И может быть участок цепи с последовательно включенными контактами реле (табл. 14.2). По такому участку ток проходит, если замкнуты контакты всех реле, например A и B одновременно.

Функция И реализуется логическим элементом И — конъюнктором, т.е. схемой совпадения, имеющим специальное схемотехническое решение в виде электронной схемы.

Условное графическое обозначение логического элемента И приведено в табл. 14.2 в виде прямоугольника с соотношением сторон 1:2 с символом — клише & (*and* — и), обозначающим логический элемент И в левом верхнем углу. Число входов (слева) элемента И равно числу аргументов (переменных), входящих в функцию аргументов. Число аргументов ограничивается восемью. Это ограничение обусловлено спецификой схемотехнических решений стандартных цифровых интегральных микросхем (ЦИС) (см. ниже при рассмотрении схемотехнических решений ЦИС).

Элементарная логическая функция ИЛИ называется функцией логического сложения или дизъюнкцией, т.е. собирательной или разделительной.

Дизъюнкция (от лат. disjunction — разобщение, разделение) — логическая операция, образующая сложное высказывание из двух (возможно и более) высказываний с помощью логического союза «или».

Название логической функции ИЛИ можно сравнить с сочинительным союзом «или» в русском языке, который обозначает выбор собираемых вариантов действий, факторов и т.д.

Процесс действия функции можно представить высказыванием. Результат действия функции над аргументами истинен, если хотя бы один из аргументов, определяющих эту функцию, истинен. Если все аргументы, определяющие функцию ложны (0), то результат действия функции ложный (0). Таким образом, при операции ИЛИ сигнал на выходе $x = 1$ в том случае, если действует сигнал, равный единице (1), хотя бы на одном из входов ($A = 1$ или $B = 1$ и т.д.).

Логическая функция ИЛИ (дизъюнкция) обозначается символом «∨» (от лат. *vel* — или), а знаком «+» обозначают логическое сложение.

Функциональная логическая запись функции ИЛИ для двух аргументов имеет вид $A \vee B = x$ и читается: «x есть (эквивалентно) A или B».

Функциональная математическая запись логического сложения имеет вид $A + B = x$.

Наиболее наглядной формой, отражающей результат действия функции, является таблица истинности, в которой приведены значения (0 или 1) всех возможных комбинаций значений аргументов, образующих эту функцию. Для функции ИЛИ с двумя аргументами $A \vee B = x$ таблица истинности (на основе высказывания) представлена в табл. 14.2.

Функция ИЛИ реализуется логическим элементом ИЛИ — дизъюнктором, т.е. собирательной или разделительной схемой, имеющим специальное схемотехническое решение в виде электронной схемы.

Условное графическое обозначение логического элемента ИЛИ приведено в табл. 14.2 в виде прямоугольника с символом «1» в левом верхнем углу, обозначающем логический элемент ИЛИ. Число входов (слева) элемента ИЛИ равно числу аргументов (переменных), входящих в функцию (не более восьми).

Моделью схемы ИЛИ может служить участок электрической цепи из параллельно соединенных контактов реле (табл. 14.2). По такому участку ток проходит, если замкнуты контакты одного из реле, например A или B, а также при одновременном замыкании контактов нескольких реле одновременно.

Элементарная логическая функция НЕ реализуется схемами фазоинверторов. Выполняется эта функция над одной переменной (одним аргументом) и реализует операцию логического отрицания (инверсии). Смысл отрицания заключается в том, что результат функции истинен, когда аргумент (переменная) ложный, и наоборот. Сигнал, соответствующий единице на выходе ЛЭ появляется тогда, когда на вход подан сигнал логического нуля, и наоборот. Операцию инверсии записывают в виде $y = \overline{x}$.

Функция НЕ обозначается чертой над переменной $\overline{x}$ и читается, y есть (эквивалентно) не x. Таблица истинности функции НЕ пред-

ставлена в табл.14.2. Условное графическое обозначение логического элемента НЕ приведено в табл. 14.2 в виде прямоугольника с символом «○» — кружок» на контуре прямоугольника, обозначающего логический элемент НЕ, на выходе логического элемента НЕ.

Моделью схемы НЕ может служить участок цепи, замыкающийся при обесточивании реле, т.е. через нормально замкнутый контакт (табл. 14.2).

Элементарные логические функции и логические элементы И, ИЛИ, НЕ являются основными логическими функциями и логическими элементами. Известно еще несколько логических функций, производных от основных функций (И, ИЛИ, НЕ), которые реализуются соответствующими электронными логическими элементами и так часто встречаются в схемотехнике построения логических устройств, что им были даны собственные названия.

Соединения из нескольких элементарных функций, соответственно и логических элементов И, ИЛИ и НЕ называются комбинационными или базисными функциями и логическими элементами. При таких соединениях улучшаются не только технико-экономические показатели (стоимость, масса, габариты), но и часто технические показатели (например, быстродействие) устройства, так как отсутствуют длинные цепи соединения основных логических элементов и нет задержки в передаче сигнала, поскольку соединение выполнено структурно внутри ЦИМС без соединительных проводов.

На основе сочетания основных логических функций И, ИЛИ, НЕ можно получить комбинационные функции для построения логических элементов последовательного, параллельного и комбинированного действия между собой основных функций, следовательно, и элементов. Все эти сочетания простых логических элементов на основе сочетания простых логических функций есть результат многолетнего опыта построения логических устройств, в которых наиболее часто наблюдалось совместное функционирование простых ЛЭ.

Комбинационная базисная логическая функция И-НЕ — функция, которая образуется путем отрицания результата, полученного при выполнении функции И, записывается для двух аргументов в виде $x = \overline{A \wedge A}$ и читается «x есть (эквивалентно) не A и B», или «неверно, что x есть A и B». Функция ложна, только когда A

и B истинны, т.е. результат функции есть отрицание конъюнкции тех же аргументов.

Моделью схемы И-НЕ может служить участок цепи, замыкающийся при обесточивании реле A и B, т.е. через нормально замкнутые контакты А и В (табл. 14.2).

Функция И-НЕ реализуется логическим элементом И-НЕ. Таблица истинности базисной логической функции И-НЕ и условное графическое обозначение логического элемента И-НЕ приведено в табл. 14.2, как сочетание условных графических обозначений логического элемента И и НЕ.

Комбинационная базисная функция ИЛИ-НЕ образуется путем отрицания результата, полученного при выполнении функции ИЛИ, записывается для двух аргументов в виде $x = \overline{A \vee A}$ и читается « х есть (эквивалентно) или не A или не B», или «неверно, что х есть или A или B».

Функция истинна, только когда A и B ложны, т.е. результат функции есть отрицание дизъюнкции тех же аргументов. Функция ложна, только когда истинны A или B, или одновременно истинны A и B, т.е. результат функции есть отрицание дизъюнкции тех же аргументов.

Моделью схемы ИЛИ-НЕ может служить участок цепи, замыкающийся при обесточивании реле A или B, т.е. через нормально замкнутые контакты A или B (табл. 14.2).

Функция ИЛИ-НЕ реализуется логическим элементом ИЛИ-НЕ. Таблица истинности базисной логической функции ИЛИ-НЕ и условное графическое обозначение логического элемента ИЛИ-НЕ приведено в табл. 14.2, как сочетание условных графических обозначений логического элемента ИЛИ и НЕ.

Возможны и более сложные сочетания элементарных функций И, ИЛИ и НЕ, к которым можно отнести комбинационные функции ИЛИ-И, НЕ-И, НЕ-ИЛИ, НЕ-И-ИЛИ и др. Однако следует отметить, что большое многообразие сложных комбинационных функций, на основе которых строятся комбинационные ЛЭ, основано на необходимости создания новых серий функциональных ЦИМС для решения сложных функциональных задач с логическими переменными. Вместе с тем разработка каждой серии цифровых ИС всегда начинается с разработки базового логического элемента.

Основными базовыми логическими элементами всех современных серий ЦИМС являются логические элементы, выполняющие логические функции И-НЕ и ИЛИ-НЕ, на схемотехнике которых с различными дополнениями могут изготавливаться и другие комбинационные логические элементы.

Более подробно все разновидности сложных комбинационных логических элементов и функции, выполняемые этими логическими элементами, рассматриваются при изучении основ функционирования и построения устройств цифровой схемотехники.

В данной главе будут рассмотрены основы схемотехники построения только основных элементарных и основных базовых ЛЭ, а также выполняемые ими логические операции, способы управления работой логических элементов, основные характеристики и параметры логических элементов в зависимости от физического принципа работы активных элементов цифровые микросхемы.

До сих пор основные элементарные логические элементы И, ИЛИ, НЕ и базисные (универсальные) логические элементы И-НЕ и ИЛИ-НЕ рассматривались только как функциональные узлы без определения их внутренней структуры, составляющих элементов и принципиальных схем. Исключение составляла только схема НЕ, отдельные разновидности которой были рассмотрены при анализе транзисторных ключевых каскадов. Ниже рассмотрен принципиальные схемы логических элементов, имеющие определенные схемотехнические решения для реализации необходимых логических операций. Число разновидностей схем построения логических элементов очень велико. Ограничиваясь рассмотрением логических элементов только на полупроводниковых приборах, можно выделить несколько характерных групп — схемы диодной логики и логические схемы, использующие различные комбинации транзисторных переключающих каскадов.

Схемы диодной логики строят на полупроводниковых диодах в комбинации с резистором. Однако таким способом можно реализовать только два логических элемента И и ИЛИ. Для получения функционально полной системы логических элементов в дополнение к ним в состав устройства включают транзисторные каскады, выполняющие операцию инверсии. Только в совокупности с этими инвертирующими каскадами система элементов становится функционально полной. Кроме операции инверсии, транзисторные

каскады выполняют и операцию нормирования уровней выходных сигналов. Дело в том, что при передаче сигналов через диодные цепи амплитуда сигнала уменьшается и при прохождении через несколько последовательно включенных диодных логических схем становится недопустимо малой. Включение промежуточных транзисторных каскадов позволяет устранить снижение амплитуды перепадов напряжения. Одновременно транзисторный каскад повышает и нагрузочную способность логических схем.

Таким образом, логические элементы, как правило, состоят из двух частей — каскада, выполняющего операции И или ИЛИ, и каскада, выполняющего операции инверсии и нормирующего логические уровни выходного напряжения. Одним из классификационных признаков логических микроэлементов является тип связи, порядок включения и схемный состав указанных каскадов.

Для построения ЛЭ, выполняющих операции И и ИЛИ, применяется диодно-резисторная логика (ДРЛ). Поскольку такое логическое построение схемы снижает уровень сигнала, то схемотехническое решение ДРЛ чаще всего используется совместно с транзисторным инвертором.

В зависимости от последовательности включения каскадов различают элементы с входной и выходной логикой. В элементах с входной логикой первым включают каскад, выполняющий операции И или ИЛИ, а инвертирующий транзисторный каскад — вторым; логические элементы И или ИЛИ оказываются включенными в его входной цепи. В элементах с выходной логикой первым является транзисторный каскад; логические операции И или ИЛИ обеспечиваются путем объединения выходов транзисторных каскадов.

В зависимости от схемного выполнения каскадов логического элемента, использующего биполярные транзисторы, различают элементы с резисторно-транзисторной логикой (РТЛ), диодно-транзисторной логикой (ТТЛ), эмиттерно-связанной логикой (ЭСЛ), интегральной инжекционной логикой $И^2Л$. В этих обозначениях слово «логика» заменяется понятием «электронный ключ».

Наряду с биполярными транзисторами в схемах логических элементов широкое распространение получили и униполярные (полевые) транзисторы. На основе униполярных транзисторов с изолированным затвором и индуцированным каналом строятся схемы

логических элементов МОП (КМОП)- или МДП (КМДП)-структуры. Эти структуры в схемных решениях имеют только транзисторы, поэтому их также можно считать транзисторно-транзисторной логикой (ТТЛ) на униполярных транзисторах.

Элементы с логикой РТЛ, ДТЛ и ТТЛ строятся по схеме с входной логикой. В элементах на РТЛ логическую операцию (обычно ИЛИ) выполняют на резисторах; выходной инвертирующий каскад является транзисторным. В элементах на ДТЛ каскад, осуществляющий логические операции И и ИЛИ, выполнен на диодах. В элементах ТТЛ каскад, осуществляющий логические операции И и ИЛИ, выполнен на транзисторах (или на одном многоэмиттерном транзисторе), а выходной инвертирующий каскад — также транзисторный. Элементы на ЭСЛ и $И^2Л$ строятся по схеме с выходной логикой. Транзисторы здесь входят в состав ключевых каскадов, нормирующих логические уровни сразу во входных цепях; логические операции И и ИЛИ получаются в результате непосредственного соединения выходов ключевых каскадов.

По виду связи логического каскада с инвертируемым каскадом (внутри логического элемента) различают схемы с непосредственной, резисторной, диодной и резистивно-емкостной связью.

Другими классификационными признаками ЛЭ являются: конструктивный вариант исполнения (модульный, микромодульный, в виде ИМС — полупроводниковый, тонко- или толстопленочный), тип корпуса, в котором размещен ЛЭ, тип используемых транзисторов (биполярные с одним или разными типами электропроводности, полевые транзисторы), а также потребляемая мощность и быстродействие логического элемента.

Таким образом, число возможных вариантов исполнения схемотехнических решений логических элементов велико. Для части названий (РТЛ, ДТЛ, ТТЛ) первая буква характеризует тип компонента, с помощью которого выполняется логическая операция. Для других обозначение характеризует схему соединения компонентов (ЭСЛ) или использованные компоненты и технологию их изготовления ($И^2Л$).

При производстве ЛЭ по интегральной технологии приходится учитывать особенности процессов их изготовления: трудности при изготовлении конденсаторов большой емкости и резисторов с большим сопротивлением, невозможность получения импульсных

трансформаторов и катушек индуктивности, применение однотипных элементов в схемах.

Одна интегральная микросхема (ИМС) по технологии изготовления может содержать несколько однотипных элементов, т.е. элементов, выполняющих одни и те же логические функции.



Рис. 14.2. Функциональная схема с примерами обозначения логических элементов по номерам ИМС

В функциональных схемах ЛЭ имеются не только символические обозначение логических функций (И, ИЛИ, НЕ), но и обозначение номера ИМС и номера однотипной схемы в составе ИМС. Пример обозначения показан на рис. 14.2, где в обозначении DD1.1 буквы DD указывают о том, что это микросхема, первая цифра (1) указывает номер микросхемы в составе логического устройства, вторая цифра (1) указывает номер логической схемы в составе данной ИМС.

14.4. Основные характеристики и параметры логических элементов

Логические элементы характеризуются многими параметрами. Обычно за параметр, эквивалентный значению двоичной переменной, принимают выходное напряжение логического элемента. Элементы, в которых значение двоичной переменной задается уровнем постоянного напряжения, называются потенциальными. В них для передачи постоянных значений логических переменных необходима кондуктивная связь (от лат. *conductor* — проводник, проводниковая связь) между каскадами. В общем случае в цепях можно применять и реактивные компоненты (катушки индуктивности, конденсаторы), которые, однако, играют лишь вспомогательную роль. Однако потенциальные ЛЭ без реактивных компонентов наиболее приспособлены к реализации методами микроэлектронной технологии.

Напомним, если логической единице (1) соответствует высокий потенциальный уровень($U_в$), а логическому нулю (0) — низ-

кий ($U_н$), то такую логику называют (позитивной) — положительной (см. табл. 14.1). Отрицательной (негативной) логикой называют, если логической единице (1) соответствует низкий потенциальный уровень ($U_н$), а логическому нулю (0) высокий ($U_в$) уровень (табл. 14.1).

Кроме потенциальных ЛЭ применяются импульсные ЛЭ, в которых значение логической переменной определено на коротком отрезке времени (импульсном). Логической единице обычно соответствует наличие импульса, а логическому нулю — его отсутствие. В настоящее время в связи с развитием микроэлектроники импульсные ЛЭ находят ограниченное применение.

Рассмотрим основные характеристики потенциальных ЛЭ, которые определяют специфику их использования в цифровых устройствах.

Входное и выходное напряжения логической единицы $U^1_{вх}$ и $U^1_{вых}$ — значения высокого уровня напряжения на входе и выходе микросхемы.

Входное и выходное напряжение логического нуля $U^2_{вх}$ и $U^2_{вых}$ — значения низкого уровня напряжения на входе и выходе микросхемы.

Примечание. Уровень логической единицы (лог.1) на входе ($U^1_{вх}$) должен составлять не менее 45 % от напряжения источника питания ($U_{ИП}$) и может изменяться от $0{,}45U_{ИП}$ до $U^1_{вх} = U_{ИП}$, где $U_{ИП} = U_K$ в схемах с биполярными транзисторами и $U_{ИП} = U_C$ в схемах с полевыми транзисторами.

Логический перепад сигнала $\Delta U_{лог} = U^1_{вых} - U^0_{вых}$ — пороговое напряжение ($U_{пор\ вх}$) — напряжение на входе, при котором происходит изменение напряжения на выходе схемы.

Коэффициент объединения по входу $K_{об}$ определяет число входов ЛЭ, предназначенных для подачи логических переменных. Логический элемент с большим коэффициентом объединения по входам имеет более широкие функциональные возможности.

Нагрузочная способность (или коэффициент разветвления по выходу $K_{раз}$) определяет число входов аналогичных ЛЭ, которые можно подключить к выходу данного ЛЭ. Чем выше нагрузочная способность ЛЭ, тем меньше число элементов может потребоваться при построении цифрового логического устройства.

Быстродействие ЛЭ является одним из важнейших его параметров. Оно оценивается задержкой распространения сигнала от входа к выходу ЛЭ. На рис. 14.3 показана идеализированная форма входного и выходного сигналов инвертора; здесь $t_з^{1,0}$ — время задержки переключения выхода ЛЭ из состояния логической 1 в состояние логического 0, $t_з^{0,1}$ — задержка переключения ЛЭ из состояния 0 в состояние 1. Как видно на рис. 14.3, время задержки измеряется на среднем уровне между уровнем лог.0 и лог.1. Средняя задержка распространения сигнала $t_{з\,ср} = 0{,}5(t_з^{0,1} + t_з^{1,0})$. Этот параметр используется при расчете задержки распространения сигналов в сложных логических схемах.



Рис. 14.3. Временна́я диаграмма для определения времени задержки распространения сигнала в инвертирующей ИМС

Статическая помехоустойчивость — максимально допустимое напряжение статической помехи по высокому уровню $U_{пом}^1$ и низкому уровню $U_{пом}^0$ входного напряжения, при котором еще уровни выходного напряжения микросхемы не изменяются.

Передаточная характеристика представляет собой зависимость выходного напряжения от входного напряжения. Для ее получения, например в схемах многовходового ЛЭ И-НЕ, необходимо



Рис. 14.4. Передаточная характеристика базового инвертирующего логического элемента ИМС серии К155

соединить все входы ЛЭ и, изменяя напряжение на входе, измерять соответствующие значения напряжения на выходе. В таком включении входов в схеме многовходового ЛЭ получается одновходовой ЛЭ, выполняющий функцию НЕ, — инвертор. Изменяя значения $U_{вх}$, построим зависимость $U_{вых} = \varphi(U_{вх})$, представленную на рис. 14.4. При увеличении входного напряжения от 0 до порогового ($U^0_{пор}$) в области значений, соответствующих уровню лог.0, напряжение на выходе должно уменьшаться от уровня лог.1 ($U^1_{вых}$) до некоторого минимально допустимого (U^1_{min}), но не ниже уровня напряжения $0{,}9U^1_{вых}$. Дальнейшее увеличение входного напряжения (свыше уровня $U^0_{пор}$) должно привести к резкому снижению выходного напряжения, но не ниже уровня $0{,}1U^1_{вых}$. При больших значениях входного напряжения, превышающих пороговый уровень лог.1 ($U^1_{пор}$), на выходе должно устанавливаться напряжение, не превышающее максимально допустимый уровень лог.0 (U^0_{max}). Таким образом, при нормальной работе ЛЭ в статическом (установившемся) режиме недопустимы входные напряжения $U^0_{пор} < U_{вх} < U^1_{пор}$, чтобы выполнить условия надежного функционирования ЛЭ, когда $U^1_{min} \geq 0{,}9U^1_{вых}$ и $U^0_{max} \geq 0{,}1U^1_{вых}$.

Указанные неравенства выполняются с некоторым запасом. При наличии на выходе предыдущей схемы напряжения $U^0_{вых} \leq U^0_{вых\,max}$ это напряжение воспринимается испытываемой схемой как уровень логического нуля на ее входе. Так как $U^0_{max} < U^1_{пор}$, то допускаются некоторые паразитные (помеховые) изменения входного сигнала, которые не приводят к изменению выходных сигналов схемы. Аналогично можно рассмотреть и для $U^0_{пор}$, когда $U^1_{min} > U^0_{пор}$.

Из этих соотношений можно делать вывод о помехоустойчивости ЛЭ к положительным и отрицательным помехам на входах ЛЭ.

Помехоустойчивость можно определить относительно положительной помехи $U^{+}_{\text{пом}}$ (или помехоустойчивости по уровню логического нуля 0, т.е. $U^{0}_{\text{пом}} = U^{+}_{\text{пом}}$), которая равна $U^{+}_{\text{пом}} = U^{0}_{\text{пор}} - U^{+}_{\max}$, если уровень входного сигнала равен уровню $0{,}1U^{1}_{\text{пом}}$, а помехоустойчивость к отрицательным помехам $U^{-}_{\text{пом}}$ (или то же, что и помехоустойчивость на уровне логической единицы $U^{1}_{\text{пом}} = U^{-}_{\text{пом}}$), то уровень помехи равен $U^{1}_{\text{пом}} = U^{1}_{\min} - U^{1}_{\text{пор}}$.

Средняя потребляемая мощность $P_{\text{ср}} = 0{,}5(P^{0} + P^{1})$, где P^{0} и P^{1} — мощности, потребляемые микросхемой в состоянии соответственно логического нуля и логической единицы на выходе.

14.5. Схемные решения основных логических элементов

14.5.1. Диодно-резисторные логические схемы (ДРЛ)

На рис. 14.5 приведены схемы ЛЭ, построенные на диодах и резисторах. Диоды в схемах исключают передачу сигналов между выходами и с выхода на вход. Резистор является элементом конструктивной нагрузки, который исключает короткое замыкание источника сигнала через электронно-дырочный переход открытого диода.

В схемах ДРЛ в качестве диодов могут применяться: кремниевые диоды, эмиттерные переходы транзисторов при включении в диодном режиме и диоды Шоттки. Применение разных видов приборов, обладающих односторонней проводимостью, влияет на уровень выходного напряжения в схеме, который зависит от напряжения запирания ($U_{\text{дз}}$) и падения напряжения на открытом диоде($U_{\text{до}}$).

Напряжение запирания кремниевого диода или эмиттерного перехода транзистора равно $U_{\text{дз}} = 0{,}6$ В, диода Шоттки $U_{\text{дшз}} = 0{,}3$ В. Падение напряжения на открытом кремниевом диоде и эмиттерном переходе транзистора $U_{\text{до}} = U_{\text{Э0}} = (0{,}7—0{,}8)$ В, а в диоде Шоттки $U_{\text{дшо}} = 0{,}4$ В. Падение напряжения $U_{\text{дшо}}$ почти в два раза меньше $U_{\text{до}} = U_{\text{Э0}}$, что указывает на уменьшение потерь сигнала на выходе по сравнению с сигналом на входе в диодах Шоттки. Малое, по сравнению с кремниевыми диодами, напряжение закрытия у диодов Шоттки позволяет уменьшить амплитуду управляющего сигнала и потребляемую мощность. Для диодов Шоттки время переклю-



Рис. 14.5. Схемы логических элементов в диодно-резисторной логике построения схемотехнических решений в положительной логике работы (*а*), в отрицательной логике работы (*б*) и временны́е диаграммы напряжений для схемы в положительной логике работы (*в*)

чения перехода (из открытого состояния диода в закрытое) составляет не более 1 нс. В других полупроводниковых структурах время переключения составляет несколько десятков наносекунд, т.е. диоды Шоттки — более быстродействующие.

Поэтому предпочтение в схемах ДРЛ отдается переходам на структурах электронно-дырочных переходов Шоттки.

Рассмотрим схемы в ДРЛ (рис. 14.5), а также входные и выходные сигналы, булевы функции в положительной (ПЛ) и отрицательной (ОЛ) логиках.

Необходимо отметить, что для работы схемотехнических решений ДРЛ по схемам, показанным на рис. 14.5, необходимо учитывать, что в схемах между клеммами входа и общей шины включено начальное (исходное) входное напряжение, которое меньше уровня лог.0, т.е. $U_{вх}^0 \le 0{,}6$ В (в схемах нет источника питания). Амплитуда исходного напряжения, полярность которого определяется

логикой построения и работы схемы, недостаточна для открытия диодов, но позволяет определить уровень сигнала на выходе. Если не учитывать исходное напряжение на входах схемы, то отсутствует логический смысл рассматривать уровень выходного сигнала при закрытых диодах.

Если на всех входах схемы (рис. 14.5, *а*) в исходном состоянии включить источники входных сигналов «минусом» на общую шину, то работу схемы и представление информации необходимо рассматривать в положительной логике (ПЛ). Если снизить положительный сигнал до уровня лог.0 ($U^0_{\text{вх}} \le 0{,}6$ В), то диоды закроются за счет действия напряжения обратного смещения от источника начального (исходного) напряжения, и на выходе будет нулевой (отрицательный) потенциал с уровнем лог.0, равный $U^0_{\text{вх}} = 0$ В (общая шина, на которой отрицательный потенциал по амплитуде равен амплитуде напряжения $U^0_{\text{вх}}$), так как на диодах присутствует обратное смещение, равное напряжению $U_{\text{дз}} = U^0_{\text{вх}}$ и отсутствует прямой ток диода.

При подаче на один из входов (например, Вх1) схемы (рис. 14.5, *а*) положительного потенциала относительно общей шины, т.е. лог.1 ($U^1_{\text{вх}} \ge 0{,}6$ В), а на остальные входы — отрицательного потенциала относительно общей шины (лог.0), создается прямое смещение на диоде VD1, которое превышает уровень логического нуля ($U^0_{\text{вх}}$), т.е. напряжение по амплитуде достаточно для прямого смещения диода, и через открытый диод VD1 протекает ток I_1. Этот ток создает падение напряжения на нагрузочном резисторе R (U_{R}), которое для всех других диодов является запирающим, и диоды остаются в закрытом состоянии, а на выходе действует положительный потенциал с резистора R.

Амплитуда выходного положительного напряжения определяется как разность между амплитудой входного сигнала и падением напряжения на открытом переходе диода (в данном примере VD1). Для схемы с кремниевыми диодами временны́е диаграммы и амплитуды входных и выходных сигналов показаны на рис. 14.5, *в*.

Таким образом, на выходе логического элемента образуется сигнал лог.1, если хотя бы на одном из входов действует лог.1 (+) в ПЛ. Следовательно, схема реализует логическую функцию дизъюнкции (операцию ИЛИ) на сигналах высокого уровня (лог.1) в ПЛ и логическую функцию И на сигналах низкого уровня лог.0 в ПЛ.



Рис. 14.6. Временны́е диаграммы напряжений для схемы в положительной логике работы логического элемента ИЛИ

Следовательно, схема ДРЛ рис. 14.5, *а*, является схемой ЛЭ «ИЛИ» в ПЛ, реализующей функцию ИЛИ на лог.1 — сигналах высокого уровня, и функцию «И» на лог.0 — сигналах низкого уровня. Таким образом, если хотя бы на один из входов подан сигнал лог.1, то и на выходе будет сигнал лог.1, а если на все входы подан сигнал лог.0, то и на выходе будет лог.0 (рис. 14.6).

Аналогично действует схема ДРЛ (рис. 14.6, *а*) в отрицательной логике. В этой схеме функция ИЛИ выполняется на отрицательных сигналах (лог.1), а функция И на положительных сигналах (лог.0). Следует также отметить, что для задания логики построения схемы и логики представления информации необходимо рассмотреть включение источника напряжения для задания нулевого и единичного уровней сигнала по аналогии со схемой на рис. 14.5, *а*.

Временны́е диаграммы работы для схемы в отрицательной логике построения аналогичны временны́м диаграммам, показанным на рис. 14.5, *в*, но для отрицательной логики представления информации они должны изображаться в четвертой четверти системы координат. Следовательно, схема ДРЛ на рис. 14.5, *б*, является схемой ЛЭ «ИЛИ» в ОЛ.

Рассмотрим примеры простейших схемотехнических решений в диодно-резисторной логике (ДРЛ), в которых применяется дополнительный источник питания (источник смещения $U_{см}$), фиксирующий выходной сигнал на уровне логической единицы (лог.1) в отрицательной и положительной логиках работы. Напряжение смещения по амплитуде должно превышать амплитуду сигнала управления, т.е. лог.1, в два раза. Для выпускаемых ИМС серии ДРЛ напряжение смещения установлено равным 5 В.

На рис. 14.7 приведены две схемы с разным направлением включения диодов относительно входов и с противоположной полярностью включения источника смещения ($U_{см}$).

На рис. 14.7, *а*, источник смещения $U_{см}$ подключен отрицательным полюсом к общей шине, что соответствует построению схемы



Рис. 14.7. Схемы логических элементов в диодно-резисторной логике построения схемотехнических решений с дополнительным источником в положительной логике работы (*а*), в отрицательной логике работы (*б*) и временны́е диаграммы напряжений для схемы в положительной логике работы (*в*)

в положительной логике, а на рис. 14.7, *б*, источник смещения подключен положительным полюсом к общей шине, что соответствует построению схемы в отрицательной логике.

Рассмотрим схему на рис. 14.7, *а*, в положительной логике построения и представления информации. В исходном состоянии при отсутствии входных сигналов диоды открыты напряжением смещения $U_{см}$, которое действует на диоды через малое внутреннее сопротивление источника входного сигнала $r_{0вх}$ как прямое смещение (напомним, что отсутствие входного сигнала рассматривается при условии $U_{вх} = 0$, но источник подключен на входе). Сопротивление нагрузки R шунтируется малым внутренним сопротивлением входного источника $r_{0вх}$ и малым дифференциальным сопротивле-

нием диода при прямом смещении. Через диоды протекает ток, за счет которого создается падение напряжения на резисторе R, «минусом» действующее на выход, поэтому на выходе схеме потенциал близок к лог.0. Уровень потенциала на выходе равен амплитуде падения напряжения на диоде при прямом смещении, т.е. на открытом диоде ($U_{до}$ = 0,7 В) и практически соответствует уровню лог.0 (на рис. 14.7, *в*, интервал времени t_0—t_1).

Если на все входы подать положительный потенциал с уровнем напряжения лог.0 ($U^0_{вх} \le 0{,}6$ В), то на всех диодах присутствует прямое смещение и диоды остаются открытыми. Прямое смещение на диодах в этом случае определяется алгебраической суммой напряжений $U^0_{вх}$ и $U_{см}$, которые относительно диода включены последовательно и действуют встречно, и общее напряжение определяется по формуле $U_{вх\,VD} = U_{см} - U^0_{вх}$. Таким образом, через открытые диоды протекают токи, например цепь протекания тока I_1 через диод VD1: $+U_{см} \rightarrow$ R $\rightarrow$ VD1 $\rightarrow +-U^0_{вх1} \rightarrow -U^0_{вх1}(\perp) - U_{см}$. Ток через диод VD2 имеет аналогичную цепь протекания. Для определения амплитуды сигнала на выходе необходимо определить напряжение на элементах схемы между точкой выхода и общей шиной, полярность выходного напряжения показана на рис. 14.7, *а*.

В одной из цепей между точкой выхода и общей шиной включены диод и источник входного сигнала, и выходное напряжение определяется как разность между напряжением входного сигнала ($-U^0_{вх1} \le 0{,}6$ В), так как напряжения действуют встречно, и падением напряжения на дифференциальном сопротивлении диода при прямом смещении ($U_{до}$ = 0,7 В), которое создается при протекании тока I_1. Таким образом, амплитуда выходного сигнала оказывается равной $U_{вых} = U_{до} - U^0_{вх}$ = 0,7—0,6 = 0,1 В (на рис. 14.7, *в*, интервал t_1—t_2). Из приведенных расчетов видно, что на выходе схемы действует сигнал лог.0, так как амплитуда выходного сигнала значительно меньше допустимого уровня лог.0, равного $U^0_{вх} \le 0{,}6$ В, но по знаку в положительной логике положительный (показано на временны́х диаграммах на рис. 14.7, *в*), т.е. отмечен выше оси абсцисс. Амплитуду выходного сигнала можно определить и по цепи, состоящей из нагрузочного резистора R и источника смещения, т.е. цепи, которая также включена между точкой выхода и общей шиной.

Таким образом, уровень сигнала лог.0 на входе $U^0_{вх}$ также обеспечивает открытие диода при условии $U^0_{вх} \geq U_{дз} = 0{,}6$ В. Данный уровень лог.0 на входах показан на временны́х диаграммах на рис. 14.7, *в*.

Если на один из входов (например, Вх1) подать положительный сигнал с уровнем лог.1 ($U^1_{вх1} \geq U_{см}$), то на диоде VD1 отсутствует прямое смещение или создается обратное смещение, что способствует закрытию диода. Напряжение смещения на диоде определяется как разность напряжений $U_{см}$ и $U^1_{вх1}$, действующих встречно. В этом случае остается открытым только диод VD2, через который протекает ток I_2 по цепи: $+U_{см} \to \text{R} \to \text{VD2} \to +U^0_{вх2} \to -U^0_{вх2}(\perp) -U_{см}$. При протекании тока на резисторе R создается падение напряжения, которое меньше амплитуды напряжения источника смещения на величину падения напряжения на диоде VD2, и напряжение $U^0_{вх2}$, определяется по формуле $U_{\text{R}} = U_{см} - U^0_{вх2} - U_{до}$, где $U_{до}$ — падение напряжения на дифференциальном сопротивлении диода при прямом смещении. Учитывая допустимые потери напряжений на указанных элементах ($U^0_{вх2} \leq 0{,}6$ В, $U_{до}$ = 0,7 В) и при $U_{см}$ = 5 В, можно определить падение напряжения на резисторе: U_{R} = 5 – – 0,6 – 0,7 = 3,7 В, полярность напряжения которого показана на рис. 14.7, *а*.

Падение напряжения на резисторе надежно удерживает диод VD1 в закрытом состоянии как обратное смещение. В то же время работа схемы и сигнал на выходе лог.0 не изменяются за счет лог.0 на Вх2, что указывает на выполнение логической функции ИЛИ на сигнале лог.0, так как достаточно подать на один из входов сигнал лог.0 и на выходе схемы получим сигнал лог.0 (на рис. 14.7, *в*, интервал t_2—t_3).

Если на все входы подать сигнал лог.1 ($U^1_{вх} = U^1_{вх1} \geq U_{см}$), то все диоды закроются и в схеме практически прекратится протекание тока. В этом случае на выходе схемы амплитуда сигнала будет равна амплитуде напряжения источника смещения (на рис. 14.7, *в*, интервал t_3—t_4), что соответствует уровню лог.1 ($U_{вых} = U_{см}$). В результате можно сделать вывод о том, что на сигналах лог.1 схема выполняет логическую функцию И.

Таким образом, данное схемотехническое решение соответствует логическому элементу И, так как на сигналах лог.0 выпол-

няется логическая функция ИЛИ, а на сигналах лог.1 — логическая функция И.

В схеме ДРЛ в отрицательной логике построения и представления информации (рис. 14.7, *б*) в исходном состоянии при отсутствии входных сигналов диоды открыты, так же как и в схеме на рис. 14.7, *а*, напряжением смещения $U_{см}$, которое действует на диоды через малое внутреннее сопротивление источника входного сигнала $r_{0вх}$ как прямое смещение. Через диоды и нагрузку R протекают токи, создающие падение напряжения на R. На выходе схемы действует положительный сигнал, снимаемый с R и равный лог.0.

При подаче на все входы отрицательного потенциала с уровнем лог.0 ($U^0_{вх} \le 0{,}6$ В), диоды также остаются открытыми, так как суммарное напряжение от источников $U_{см}$ и $U^0_{вх}$ действует на диоды как прямое смещение ($U_{вх\,VD} = U_{см} - U^0_{вх}$) и на выходе схемы положительный сигнал также равен лог.0.

Если на один из входов (например, Вх1) подать отрицательный потенциал с уровнем лог.1 ($U^1_{вх} \ge U_{см}$), то на диоде VD1 создается обратное смещение, что способствует закрытию диода. Напряжение смещения на диоде определяется как разность напряжений $U_{см}$ и $U^1_{вх}$, действующих встречно. В этом случае открытым остается только диод VD2, через который протекает ток I_2, и на выходе схемы остается положительный сигнал лог.0. Таким образом, можно утверждать, что на сигналах лог.0 в схеме выполняется логическая функция ИЛИ.

Аналогично, как и для схемы на рис. 14.7, *а*, можно рассмотреть и работу схемы (рис. 14.7, *б*) при подаче на все входы отрицательного сигнала лог.1. В этом случае в схеме на выходе действует отрицательный потенциал лог.1, что указывает на выполнение логической функции И на лог.1, а схемотехническое решение соответствует логическому элементу И.

Таким образом, видно, что схемотехническое решение ДРЛ с источником смещения (рис. 14.7) в положительной и отрицательной логике построения и представления информации являются логическими элементами И.

Для реализации сложных логических функций применяется каскадное включение диодных логических элементов в схемах ДРЛ (рис. 14.8). При положительной логике здесь имеет место каскадное



Рис. 14.8. Схема каскадного включения логических элементов в диодно-резисторной логике построения схемотехнических решений (ДРЛ)

соединение элементов И-ИЛИ-И. Единичный сигнал (лог.1) на выходе появляется в том случае, если на входы Вх.7 и Вх.8 поданы логические единицы и на выходе логического элемента ИЛИ — логическая единица. Последнее возможно в тех случаях, когда на выходе первого элемента И имеется лог.1 или на один из входов Вх.4 или Вх.5 подана лог.1. Логическая единица на выходе первого каскада И будет в случае одновременной подачи лог.1 на все входы (Вх.1, Вх.2 и Вх.3). Таким образом, с помощью простых соединений логических элементов ДРЛ реализуется логическая функция:

$$y = x_7 x_8 \wedge (x_4 \vee x_6 \vee x_1 x_2 x_3).$$

Диодно-резисторные схемы используются в диодно-транзисторной логике (ДТЛ), преобразователях уровней, постоянных запоминающих устройствах (ПЗУ), программируемых постоянных запоминающих устройствах (ППЗУ), программируемых логических матрицах (ПЛМ) и в других устройствах. К недостаткам простейших ДРЛ элементов относятся снижение выходного напряжения по сравнению с входным из-за его падения на открытом диоде и нестабильность уровней выходных напряжений. Первый недостаток ограничивает число ступеней, включенных каскадно-последовательно (на практике не больше трех), а второй — ухудшает стабильность работы цепи от внешних воздействий.

14.5.2. Резисторно-транзисторные логические схемы (РТЛ)

Резисторно-транзисторные схемы могут быть двух видов — с непосредственными связями по входам и с резисторными. В первом случае провод связи считается элементарным резистором, обладающим минимальным активным сопротивлением. Каждая из схем является инвертором, выполняющим булеву функцию НЕ $y = \bar{x}$. Функции инвертора выполняет транзисторный ключ с транзистором, включенным по схеме с ОЭ (рис. 14.9).

В схеме смещение на транзисторе VT создается фиксированным напряжением делителя, состоящего из резисторов R1 и R3 и элементов схемы управления (сопротивление предыдущего каскада или источника сигнала — входное сопротивление $R_{\text{вх}}$ показано штриховой линией).

При подаче на вход схемы сигнала низкого уровня (для положительной логики это отрицательный потенциал — лог.0) транзисторный ключ закрыт, так как отсутствует необходимое напряжение прямого смещения эмиттерного перехода, равное $U_{\text{Эз}} < 0{,}6$ В. При этом на выходе схемы действует положительный потенциал (лог.1). При подаче на вход сигнала лог.1 (сигнал высокого уровня (положительный потенциал)) на резисторах делителя создается падение напряжения, которое действует на эмиттерный переход как прямое смещение (U_{R3}) и как обратное смещение на коллекторный переход ($U_{\text{R3,Rвх}}$). Транзистор открывается и на выходе транзисторного ключа появляется отрицательный потенциал (лог.0), т.е. выполняется логическая операция НЕ. Это происходит, когда напряжение на входе x ($U_{\text{вх}}$) достигает порогового напряжения ($U^0_{\text{пор}}$). Транзистор открывается при $U_{\text{Эз}} \geq 0{,}6$ В. Поэтому для создания этого условия необходимо подобрать резисторы делителя R1 и R3 так, чтобы выполнялось равенство

$$U^0_{\text{пор}} = U_{\text{Эз}} \frac{R1 + R3}{R3} = U_{\text{Эз}} \left(1 + \frac{R1}{R3}\right).$$

Таким образом, транзисторный ключ является схемотехническим решением логического элемента НЕ.



Рис. 14.9. Схема логического элемента НЕ в резисторно-транзисторной логике (РТЛ)

Недостатком схемы является уменьшение входного сигнала ($U_{вх}$) за счет падения напряжения на резисторе R1, что потребует увеличения амплитуды входного сигнала. Если не увеличивать амплитуду входного сигнала, т.е. не компенсировать потери на R1, то снизится быстродействие схемы из-за уменьшения амплитуды сигнала, действующего на транзистор. Для повышения амплитуды этого сигнала резистор связи R1 шунтируют ускоряющим (форсирующим) конденсатором C1.

Инверторы в схемотехническом решении РТЛ могут выполняться с открытым коллектором, т.е. без конструктивного нагрузочного резистора в коллекторной цепи (R2), когда коллектор не подключен в схеме и является свободным выходом (например, в схеме на рис. 14.9 не включать резистор R2). Открытый коллектор позволяет включать в качестве конструктивной нагрузки между коллектором и источником питания U_K лампочку накаливания, реле и другие нагрузки (например, в схеме на рис. 14.9 реле P показано штрихами). В таком схемном решении можно использовать более высоковольтный источник U_K для коллекторной цепи (при высоковольтном транзисторе), получая схемы с более высоким выходным током ($I_{вых}$) и объединять выходы отдельных схем, работающих на общую нагрузку.

Для реализации схемотехнических решений базисных функций И-НЕ и ИЛИ-НЕ применяют соответственно последовательное и параллельное соединение транзисторных ключей (инверторов) между собой, работающих на общую нагрузку (рис. 14.10).

На рис. 14.10, *а*, показана схема параллельно соединенных инверторов. В этой схеме на выходе формируется высокий уровень (лог.1), если одновременно на все входы подается сигнал низкого уровня (лог.0), закрывающий транзисторы. В результате на выходе формируется функция $y = \overline{x}_1 \wedge \overline{x}_2$ — И-НЕ на сигналах низкого уровня. На сигналах высокого уровня выполняется логическая функция $y = \overline{x}_1 \vee \overline{x}_2$ — ИЛИ-НЕ. Действительно, если на один из входов (например, x_1) подать сигнал высокого уровня, то откроется транзистор VT1 и за счет протекающего выходного тока через R5 на выходе получим низкий уровень сигнала (лог.0). Данное схемотехническое решение в ДРЛ применяется в логическом элементе ИЛИ-НЕ.



Рис. 14.10. Схемы логического элемента ИЛИ-НЕ (*а*) и логического элемента И-НЕ в резисторно-транзисторной логике (*б*) схемотехнических решений (РТЛ)

Аналогично можно исследовать схему на рис. 14.10, *б*, с последовательным включением инверторов, выполняющую функцию И-НЕ на сигналах высокого уровня по входам (лог.1) и логическую функцию ИЛИ-НЕ на сигналах низкого уровня по входам (лог.0). Это позволяет применять схему в ДРЛ для построения логического элемента И-НЕ.

При реализации многовходовых логических схем ИЛИ-НЕ и И-НЕ на кремниевых транзисторах режим отсечки транзистора может быть реализован и без цепи базового резистора, создающего смещение на эмиттерном переходе (R2 и R4 на рис. 14.10, *а*). В таком схемном решении смещение создается косвенным методом (рис. 14.11) и сигнал на входе схемы непосредственно подается на эмиттерный переход. Для ускорения процесса передачи логической единицы входной резистор шунтируют ускоряющим конденсатором. Такое схемное решение имеет низкую помехоустойчивость и слабые внешние «возмущения» могут открыть транзистор (как сигнал лог.1), однако уменьшение сопротивлений активных резисторов снижает вероятность нагрева ИМС.

Аналогично можно преобразовать и схему на рис. 14.10, *б*, в схему без базового резистора.

Для построения в логике ДРЛ логических элементов И и ИЛИ используются также схемные решения эмиттерных повторителей (ЭП). Для этого их соединяют последовательно для логического



Рис. 14.11. Схема логического элемента ИЛИ-НЕ в резисторно-транзисторной логике схемотехнических решений (РТЛ) с косвенным методом подачи смещения на транзисторы

элемента И (рис. 14.12, *а*) и параллельно для логического элемента ИЛИ (рис. 14.12, *б*).

При подаче на один из входов в схеме на рис. 14.12, *а*, сигнала высокого уровня (лог.1) положительной полярности транзистор открывается, и протекающий ток создает падение напряжения на эмиттерном резисторе общей конструктивной нагрузки (R5) и на выходе высокий положительный потенциал (лог.1). Схема на сигналах лог.1 выполняет логическую операцию ИЛИ, а на сигналах лог.0 — операцию И, т.е. является схемным решением логического элемента ИЛИ.



Рис. 14.12. Схемы логических элементов ИЛИ-НЕ (*а*) и И-НЕ (*б*) в схемотехнических решениях РТЛ на основе эмиттерных повторителей

Аналогично в схеме на рис. 14.12, *б*, на лог.1 выполняется операция ИЛИ, т.е. эта схема является схемным решением в ДРЛ логического элемента И.

14.5.3. Диодно-транзисторные логические схемы (ДТЛ)

Схема основного базового эмиттера ДТЛ в интегральном исполнении представлена на рис. 14.13 и состоит из схемы элемента ДРЛ, выполняющего логическую функцию И на сигналах высокого уровня (лог.1) и логическую функцию ИЛИ на сигналах низкого уровня (лог.0), и схемы инвертора на транзисторе VT1 в логике РТЛ, выполняющего функцию НЕ логического элемента НЕ. Схема логического элемента И в ДРЛ на рис. 14.13 (VD1, VD2, R1) аналогична схеме на рис. 14.7, *а*. В схеме на рис. 14.13 диоды VD3 и VD4, как элементы цепи делителя напряжения совместно с R1 и R2, предназначены для создания смещения фиксированным напряжением делителя служат для связи логических элементов И и НЕ и обеспечивают необходимый уровень на базе транзистора. Таким образом, такое схемное решение служит основой для построения логического элемента И-НЕ в положительной логике.

Если на входах x_1 и x_2 присутствует сигнал уровня лог.1 ($+U$) с уровнем порогового напряжения $U^0_{\text{пор}} = U_{\text{дз}} \geq 0{,}6$ В, то диоды VD1 и VD2 закроются, а через делитель напряжения потечет ток по цепи: $+U_{\text{K}} \rightarrow$ R1 $\rightarrow$ VD3 $\rightarrow$ VD4 $\rightarrow$ $\rightarrow$ R2 $\rightarrow -U_{\text{K}}(\perp)$. Падение напряжения на резисторе R2 создает прямое смещение на эмиттерном переходе транзистора VT, а падение напряжения на R1, VD3 и VD4 ($U_{\text{R1, VD}}$) создает обратное смещение на коллекторном переходе транзистора VT. В результате транзистор открывается и протекающий коллекторный ток (I_{K}) создает падение напряжения на коллекторном резисторе R3, приложенное «минусом» к выходу (лог.0). При этом выпол-



Рис. 14.13. Схема базового логического элемента И-НЕ в схемотехническом решении диодно-транзисторной логики (ДТЛ)

няется логическая операция И-НЕ на положительных сигналах (лог.1).

Пусть хотя бы на одном из входов (например, на входе x_1) сигнал управления ($U_{\text{у}}$) имеет отрицательный потенциал (лог.0) уровня $U_{\text{дз}} < 0{,}6$ В, достаточный для открытия кремниевого диода VD1. Тогда через открытый диод будет протекать ток по цепи: $+U_{\text{К}} \rightarrow$ R1 $\rightarrow$ VD1 $\rightarrow -U_{\text{у}} \rightarrow +U_{\text{у}} \rightarrow -U_{\text{К}}(\perp)$. Падение напряжения на резисторе R1 (U_{R1}), приложенное «минусом» к аноду диода VD3, закрывает его, исключая протекание тока делителя напряжения через R1, R2, VD3 и VD4. В результате отсутствует смещение на эмиттерном переходе транзистора, и транзистор переходит в режим отсечки. На выходе положительный потенциал $U^{1}_{\text{вых}} \approx +U_{\text{К}}$ (лог.1). Схема выполняет логическую функцию ИЛИ-НЕ на лог.0.

Изменяя число последовательно включенных диодов в цепи делителя смещения (VD3, VD4), можно изменять потенциалы на диодах VD1, VD2 при их запирании и потенциал базы транзистора VT при его открытии. Диоды VD3 и VD4 используются вместо входного резистора, применяемого в схемах логики РТЛ (резистор R1 на рис. 14.9). Диоды должны иметь достаточно большое пороговое напряжение отпирания для повышения помехоустойчивости схемы, а также малое сопротивление при прямом смещении для уменьшения потерь при передаче на транзистор положительного потенциала (лог.1).

Все рассмотренные схемотехнические решения в логике ДТЛ существовали в начальный момент построения логических элементов и реализовывались в основном в дискретном исполнении. При построении этих схемных решений в ИМС возникли трудности, связанные с созданием активных резисторов, которые достаточно сильно нагревали интегральные микросхемы и создавали широкий разброс параметров. Микросхемы, построенные по этим схемным решениям, имели малую степень интеграции, и для построения логического устройства требовалось большое количество ИМС, выполняющих поставленную задачу. Более высокая степень интеграции элементов на кристалле ИС была достигнута при замене входной диодной сборки многоэмиттерным транзистором (МЭТ) в элементах транзисторно-транзисторной логики (ТТЛ), которые в настоящее время вытесняют элементы логики ДТЛ.

14.5.4. Транзисторно-транзисторные логические схемы (ТТЛ)

На рис. 14.14, *а*, приведена основная схема простейшего логического элемента в схемотехническом решении ТТЛ, в принципе повторяющая структуру построения схемы ДТЛ. Схема состоит из двух последовательно включенных функциональных частей. Входная часть схемы построена на многоэмиттерном транзисторе (VT1), выполняющем функцию элемента И совместно с резистором R1 и занимающим меньше места на кристалле, чем элементы VD1, VD2, VD3, VD4, R1 и R2 в схеме на рис. 14.13. Кроме того, эта схема обладает усилительными свойствами. Выходная часть схемы построена на инверторе, выполненном на транзисторе VT2 и выполняющем функцию логического элемента НЕ.

Каждый из эмиттерных *p-n*-переходов многоэмиттерного транзистора (МЭТ) действует как в обычном транзисторе и выполняет функции входных диодов по аналогии со схемой в логике ДРЛ (см. рис. 14.13). Функции диодов смещения, которые установлены в схеме на рис. 14.13, в схеме на рис. 14.14, *а* выполняют переходы база—коллектор транзистора VT1. Особенность схемотехнического решения элемента в ТТЛ заключается в том, что в обеих его частях используются транзисторы (отсюда и название — транзисторно-транзисторная логика).

Рассмотрим работу схемы базового элемента ТТЛ как схемотехнического решения логического элемента И-НЕ (рис. 14.14, *а*). Для упрощения рассуждений на схеме изображен двухэмиттерный транзистор, хотя в реальных схемах число эмиттеров МЭТ больше двух.



Рис. 14.14. Схема базового логического элемента И-НЕ в схемотехническом решении транзисторно-транзисторной логики (ТТЛ)

Если на все входы элемента подано напряжение лог.1, то на эмиттерных переходах МЭТ недостаточно напряжения смещения, чтобы через них протекал ток. Действительно, в цепи включения источника сигнала $U_{вх}$ и источника питания $U_К$ (рис. 14.14, *б*) два источника включены последовательно и встречно. Суммарное напряжение на эмиттерном переходе равно $U_Э = U_К - U^1_{вх}$. При соотношении напряжений $U^1_{вх} < U_К$ напряжения на эмиттерном переходе недостаточно, а при соотношении $U^1_{вх} = U_К$ напряжение смещения на эмиттерном переходе отсутствует и в эмиттерном переходе отсутствует ток.

Необходимо помнить, что уровень логической единицы (лог.1) на входе $U^1_{вх}$ составляет не менее 45 % от напряжения источника питания $U_{ип}$ и может изменяться от $0{,}45U_{ип}$ до $U^1_{вх} < U_{ип}$, где $U_{ип} = U_К$.

Напряжение источника питания $U_{ип}$ приложено к переходам база—коллектор VT1 (МЭТ) и база—эмиттер VT2, создавая на них прямое смещение. При этом создается цепь протекания тока $I_{К1}$: $+U_К \rightarrow$ R1 $\rightarrow$ VT1$_{Б\text{-}К} \rightarrow$ VT2$_{Б\text{-}Э} \rightarrow -U_К(\perp)$. Падение напряжения на участке А—Б (на резисторе R1 и $r_{диф\ К}$) создает обратное смещение на коллекторном переходе VT2, и транзистор VT2 переходит в режим насыщения. Протекающий коллекторный ток $I_{К2}$ создает падение напряжения на резисторе R2, а на выходе схемы присутствует отрицательный потенциал (лог.0), практически равный относительно общей шины $\perp$ потенциалу +0,4 В, т.е. падению напряжения на открытом транзисторе VT2 $U_{К\text{-}Э0} \cong 0{,}4$—$0{,}6$ В.

Итак, можно сделать вывод, что транзистор VT1 работает в инверсном активном режиме, так как эмиттерные переходы находятся под обратным смещением, а коллекторный — под прямым смещением. В результате в транзисторе VT2 создается смещение фиксированным током базы, где функцию базового резистора выполняет резистор R1 и дифференциальное сопротивление коллекторного перехода $r_{диф\ К}$, через которые на вход инвертора подается положительный потенциал (лог.1) при закрытых эмиттерных переходах VT1 (МЭТ), выполняющих функцию И. Таким образом, схема на сигналах лог.1 выполняет логическую функцию И-НЕ.

Рассмотрим другое состояние схемы. Пусть хотя бы на один из входов подан сигнал лог.0.

Примечание. Уровень логического нуля (лог.0) на входе $U^0_{\text{вх}}$ должен составлять не более ±10 % от напряжения источника питания $U_{\text{ип}}$, т.е. может изменяться от $-0{,}1\,U_{\text{ип}}$ до $+0{,}1\,U_{\text{ип}}$.

Например, при $U_{\text{ип}} = 5$ В уровень лог.0 может изменяться от −0,5 В до +0,5 В в положительной логике.

Возникающая при этом разность потенциалов на одном из эмиттерных переходов VT1 (МЭТ) равна $U_{\text{Э}} = U_{\text{ип}} + U^0_{\text{вх}}$, так как действуют согласованно два напряжения $U^0_{\text{вх}}$ и $U_{\text{К}}$, включенные последовательно. При этом напряжение $U_{\text{Э}}$ оказывается достаточным для прямого смещения эмиттерного перехода VT1 и протекания тока по цепи: $+U_{\text{К}} \rightarrow$ R1 $\rightarrow$ VT1$_{\text{Б-Э}} \rightarrow U^0_{\text{вх}} \rightarrow -U_{\text{К}}(\perp)$. Падение напряжения на участке В—Г (дифференциальное сопротивление эмиттерного перехода VT ($r_{\text{диф Э}}$) и внутреннее сопротивление ($r_{0\text{вх}}$) источника входного сигнала), равное около 0,9 В, недостаточно для прямого смещения на эмиттерном переходе транзистора VT2, и транзистор VT2 закрывается. Таким образом, происходит передача отрицательного потенциала (лог.0) с входа схемы И на вход инвертора. Выполняется операция ИЛИ на лог.0. Транзистор VT2 закрывается, прекращается протекание коллекторного тока $I_{\text{К2}}$, на выходе схемы устанавливается уровень лог.0, по величине приблизительно равный потенциалу $+U_{\text{К}}$ источника питания ($U^0_{\text{вх}} \approx +U_{\text{К}}$), и выполняется логическая функция ИЛИ-НЕ на лог.0. Таким образом, данное схемотехническое решение соответствует логическому элементу И-НЕ, так как на сигналах лог.1 выполняется логическая операция И-НЕ, а на сигналах лог.0 – операция ИЛИ-НЕ.

Описанный выше базовый элемент ТТЛ, несмотря на упрощенную технологию изготовления, не нашел широкого применения из-за низкой помехоустойчивости, малой нагрузочной способности и малого быстродействия при работе на емкостную нагрузку, но является основой построения схем ТТЛ. Его целесообразно использовать при разработке ИМС с открытым коллектором, когда вместо коллекторной конструктивной нагрузки в инверторе включается реальная нагрузка (обмотка реле, светодиод, лампа накаливания и пр.), для которой не требуется высокая помехоустойчивость и большая нагрузочная способность.

Схемы с открытым коллектором (рис. 14.15) позволяют объединить входы каждой схемы, т.е. коллекторы (например, коллектор VT2 в схеме рис. 14.15), путем подключения выходных выводов к источнику питания $U_К$ через общую нагрузку. Такое соединение называется монтажным (проводным) ИЛИ для лог.0 и «монтажным» проводным И для лог.1 по отношению к выходам отдельных элементов.



Рис. 14.15. Схема логического элемента И-НЕ в решении ТТЛ

С развитием и совершенствованием технологии построения ИМС в схемотехнике ТТЛ базовым стал ключ со сложным инвертором — двухполярный ключ.

Сложный инвертор — это двухтактный последовательный ключевой каскад, выполненный на транзисторах VT3 и VT4 (рис. 14.16), в котором транзистор VT4 является инвертором, а транзистор VT3 — эмиттерным повторителем (они работают поочередно).



Рис. 14.16. Схема базового логического элемента И-НЕ со сложным инвертором в решении ТТЛ

Транзистор VT2 является фазоинверсным каскадом, который предназначен для управления работой двухтактного каскада на транзисторах VT3, VT4 при переходе от однотактной схемы на VT1 (МЭТ) на двухтактную схему.

Напомним, что фазоинверсный каскад имеет два выхода, на которых можно получить два парафазных сигнала, имеющих разную полярность, но примерно одинаковую амплитуду. Работа двухтактного и фазоинверсного каскада в схемотехнике логических элементов аналогична работе каскадов усилителей.

Двухтактная схема позволяет повысить нагрузочную способность схемы ТТЛ, так как схема эмиттерного повторителя на VT3 позволяет произвести согласование сопротивления выхода схемы с любым сопротивлением нагрузки, что также повышает помехоустойчивость схемы ТТЛ.

Рассмотрим работу сложного инвертора (рис. 14.16). Пусть на все входы МЭТ (VT1) поданы положительные сигналы (лог.1). Тогда, как уже было показано выше, протекают только коллекторный ток VT1 и базовый ток VT2, создавая условия открытия транзистора VT2 фазоинверсного каскада. На выходах VT2 (точки А и Б) создаются два разнополярных потенциала, на входе А — отрицательный (лог.0), а на входе Б — положительный (лог.1). Сигналы управления с выходов фазоинверсного каскада поступают на двухтактный усилитель (VT3, VT4), работающий в ключевом режиме. От сигнала лог.1 открывается транзистор VT4 и закрывается VT3. Через открытый транзистор протекает ток и на выходе схемы возникает отрицательный потенциал (лог.0). Схема является логическим элементом И-НЕ. Диод VD1 обеспечивает сдвиг уровня напряжения на эмиттерном переходе VT3 и его надежное запирание при открытии и насыщении VT4, что также повышает нагрузочную способность схемы.

Схема базового элемента со сложным инвертором служит основой разработок большинства серий ИМС ТТЛ.

Для расширения функциональных возможностей элемента ТТЛ промышленность выпускает так называемые расширители ИЛИ (рис. 14.17), которые представляют собой часть структуры ТТЛ и подключаются к точкам А и Б элемента параллельно (см. рис. 14.16).



Рис. 14.17. Схема расширителя ИЛИ

Полученная при этом логическая схема реализует функции 2-2И-2ИЛИ-НЕ (рис. 14.18).

На выходе схемы устанавливается лог.0, если на все входы VT1 или на все входы VT1′ поступают сигналы лог.1. При всех остальных комбинациях сигналов на входах схемы выходное напряжение соответствует лог.1, выполняется функция $y = \overline{(x_1 \wedge x_2) \vee (x_3 \wedge x_4)}$.

Для расширения функциональных возможностей ЛЭ ТТЛ применяется также двухуровневая (двухступенчатая) логика построения



Рис. 14.18. Схема базового логического элемента 2И-2ИЛИ-НЕ со сложным инвертором и расширителем в решении ТТЛ

схемы ЛЭ, в которой фазоинверсный каскад выполнен на двухтактной параллельной схеме усилителя, работающего в ключевом режиме (рис. 14.19, *а*). В данном схемотехническом решении двухтактный усилитель построен на транзисторах VT2а и VT2б, которые





Рис. 14.19. Двухуровневая (двухступенчатая) схема базового логического элемента 2И-2ИЛИ-НЕ (*а*) в решении ТТЛ и условное обозначение (*б*)

управляются отдельными входными каскадами на МЭТ (VT1а и VT1б). Двухтактный усилитель является фазорасщепительным каскадом для получения фазоинверсных (парафазных) сигналов для управления работой двухтактного выходного каскада на транзисторах VT3 и VT4. Работа схемы аналогична работе схемы, рассмотренной на рис. 14.16. Данное схемное решение является логическим элементом 2-2И-2ИЛИ-НЕ, где цифры показывают число входов соответствующих логических элементов. Этот элемент реализует логическую функцию $y = \overline{(x_1 \wedge x_2) \vee (x_3 \wedge x_4)}$. Условное графическое обозначение элемента показано на рис. 14.19, *б*. Функцию И выполняют МЭТ VT1а и VT1б, а функцию ИЛИ — транзисторы VT2а и VT2б.

Для увеличения числа входов в ЛЭ двухступенчатой логики также предусматривается расширение по входу с помощью создания выводов 1 и 2 с выходов фазорасщепительного каскада, к которым можно подключать схему расширителя, аналогичную схеме на рис. 14.17 с числом входов до восьми. Расширитель обозначается буквами ЕХ. Пример подключения расширителя показан на рис. 14.19, *б*. В результате схемное решение соответствует логическому элементу 2-2-4И-2ИЛИ-НЕ.

В состав серии ИМС ТТЛ входит и базовый элемент схемы с открытым коллектором (рис. 14.20, *а*). Логические элементы, построенные на основе схемного решения с открытым коллектором, позволяют непосредственно соединять выходы нескольких микросхем, работающих на одну общую нагрузку, для реализации дополнительной функции.

Схемы с открытым коллектором применяются также для подключения в выходные каскады энергоемкой нагрузки, в качестве которой могут быть использованы лампы накаливания, светодиоды, обмотки реле и т.д., или для соединения вместе нескольких отдельных ЛЭ, работающих на одну нагрузку. Соединение выходов нескольких логических элементов, схемные решения которых были рассмотрены выше, т.е. имеющих индивидуальную нагрузку для каждого ЛЭ, невозможно. Это ограничение связано с низким выходным сопротивлением схем, которое станет еще меньше при параллельном соединении их выходов, что приведет к возрастанию тока через выходные транзисторы.



Рис. 14.20. Схема базового логического элемента И-НЕ с открытым коллектором (*а*) в решении ТТЛ и условное обозначение и схема включения нескольких ЛЭ в монтажное И (*б*)

В схемах ЛЭ с открытым коллектором в выходном транзисторе коллектор оставлен свободным (рис. 14.20, *а*), и для работы схемы коллектор соединяется с источником напряжения через нагрузку, причем напряжение на нагрузке может быть значительно больше напряжения питания ЛЭ в схемотехнике ТТЛ. Кроме того, непосредственное соединение между собой выходов нескольких схем ЛЭ с открытым коллектором, работающих на одну нагрузку, обеспечивает реализацию дополнительной логической функции ИЛИ, а в совокупности соединений функций И по выходам и реализацию функции И-ИЛИ.

Логические элементы, полученные путем внешнего соединения нескольких функциональных узлов, которыми могут быть и отдельные микросхемы, называются «монтажной» логикой, т.е. новым ЛЭ. Монтажная логика обозначается значком «◊» (ромб) в условном графическом обозначении микросхемы в подполе прямоугольника или в точке соединения выходов (рис. 14.20, *б*).

Необходимо отметить, что открытым, или свободным выходом может быть не только коллектор, но и эмиттер в биполярных транзисторах, а также исток или сток в полевых транзисторах. Это зависит от схемы включения выходных транзисторов.

Если в условном обозначении необходимо указать тип свободного (открытого) вывода транзистора, от которого сделан вывод, то к значку «◊» добавляется черточка.

Знак «$\overline{\Diamond}$» (черточка вверху ромба) показывает:
– открытый вывод с коллектора транзистора *p-n-p*-типа;
– открытый вывод с эмиттера транзистора *n-p-n*-типа;
– открытый вывод от стока транзистора с каналом *p*-типа;
– открытый вывод от истока транзистора с каналом *n*-типа.
Знак «$\underline{\Diamond}$» (черточка внизу ромба) показывает:
– открытый вывод с коллектора транзистора *n-p-n*-типа;
– открытый вывод с эмиттера транзистора *p-n-p*-типа;
– открытый вывод от стока транзистора с каналом *n*-типа;
– открытый вывод от истока транзистора с каналом *p*-типа.

Кроме рассмотренных выше схемных решений серии ТТЛ, в нее входят схемотехнические решения ЛЭ со стробированием и ЛЭ с тремя выходными состояниями.

В схемах ЛЭ со стробированием логические функции для данного ЛЭ выполняются только в том случае, если на стробирующем входе отсутствует сигнал стробирования. Таким образом, сигнал по входу стробирования позволяет «захватывать» (стробировать) — запрещать или разрешать проход входных сигналов для выполнения логических функций на ЛЭ. Сигнал по входу стробирования может быть как высокого уровня (лог.1), так и низкого уровня (лог.0).

Схема ЛЭ со стробированием построена на основе параллельного соединения нескольких логических схем И-НЕ на многоэмиттерном (двухэмиттерном) транзисторе в ТТЛ. Вход разрешения создан путем соединения раздельных входов логических элементов И-НЕ на МЭТ.

Так, например, схема ЛЭ на рис. 14.21, *а*, выполняет функцию ИЛИ-НЕ в том случае, если на входе стробирования подана лог.1. При лог.0 на входе стробирования выходной сигнал равен 1 и не зависит от сигналов на входах x_1—x_3. Из этого можно сделать вывод, что сигнал стробирования для данной схемы — низкого уровня (лог.0).

Вход стробирования обозначается буквами С или EI. Поскольку для схемы на рис. 14.21, *а*, сигнал стробирования низкого уровня, то добавляется знак инверсии в обозначении входов $\underline{\overline{C}}$ или $\underline{\overline{EI}}$.

Если на входе разрешения ($\underline{\overline{EI}}$) сигнал лог.1, то при подаче сигнала лог.1 на один из входов (x_1—x_3), на выходе снимается сигнал низкого уровня (лог.0). Итак, данная схема представляет собой схемотехническое решение ТТЛ логического элемента ИЛИ-

НЕ. Принцип прохождения сигналов аналогичен принципу, рассмотренному для схемы простейшего элемента ТТЛ на рис. 14.14.

Логический элемент ИЛИ-НЕ в ТТЛ с входом разрешения выполняет логическую функцию $y = x_1\overline{EI} \vee x_2\overline{EI} \vee x_3\overline{EI}$. При использовании выхода y_1 в схеме ТТЛ с эмиттера инвертора, который по данному выходу работает как эмиттерный повторитель, схемное решение на рис. 14.21, *а*, становится логическим элементом ИЛИ и выполняет логическую функцию $y = x_1\overline{EI} \vee x_2\overline{EI} \vee x_3\overline{EI}$.

Варианты условно-графических обозначений ЛЭ с входом разрешения показаны на рис. 14.21, *б*.

Схема логического элемента ИЛИ-НЕ с входом разрешения в базовых логических схемах ТТЛ строится и с использованием сложного инвертора по схеме двухтактного последовательного каскада на выходе. Входы двухтактного каскада на выходе схемы ИЛИ-НЕ (рис. 14.21, *а*) подключаются к ее выходам y и y_1 (подключение показано штрихами). Построение и работа схемы двухтактного последовательного каскада показаны на рис. 14.16.

Рассмотренные выше схемы ЛЭ имели два состояния выходного сигнала: U^0 либо U^1, а схемы ЛЭ с открытым коллектором (ОК) при



Рис. 14.21. Схема базового логического элемента ИЛИ-НЕ с входом стробирования (*а*) в решении ТТЛ и варианты условного обозначения (*б*)

состоянии выходного сигнала U^0 имеют еще и состояние большого выходного сопротивления, когда выходной транзистор закрыт, что и позволяет объединять несколько схем по выходам. Однако объединение схем с ОК по выходам снижает быстродействие всей схемы из-за большой постоянной времени в выходной цепи. Увеличение этой постоянной вызвано наличием емкости (реальной или паразитной) в нагрузке, подключенной к выходу. Время заряда выходной емкости можно уменьшить, если снизить коллекторную нагрузку, например R5 в схеме параллельно соединенных инверторов на рис. 14.10, *а*, работающих на общую нагрузку. Однако если уменьшить в данной схеме сопротивление нагрузки, то возникнут большие сквозные токи через открытый транзистор, которые увеличивают потребляемую мощность и уменьшают коэффициент разветвления, что вызовет появление сигнала не соответствующего уровню лог.0 и лог.1.

В связи с развитием информационной техники возникла потребность в широком применении метода соединения выходов отдельных элементов для расширения функциональных возможностей схемотехнических решений. В связи с этим возникла потребность в создании схем с меньшей потребляемой мощностью при включении ЛЭ на одну нагрузку, т.е. при соединении выходов нескольких схем ЛЭ, и в повышении быстродействия за счет уменьшения времени заряда выходной емкости. Для этого были разработаны схемотехнические решения ЛЭ в логике ТТЛ с тремя устойчивыми состояниями.

Логические элементы с тремя устойчивыми состояниями, в отличие от обычных ЛЭ, имеют третье состояние, в котором выходное сопротивление имеет бесконечно большое значение. Это состояние ЛЭ называют *высокоимпедансным*, при котором выход схемы практически полностью отключен от источника питания схемы. Выходы ЛЭ с тремя устойчивыми состояниями можно подключать к одной нагрузке. Управление микросхемами организуется так, чтобы в любой момент времени все микросхемы, кроме одной, находились в высокоимпедансном состоянии.

Одна из схем трехстабильного ЛЭ приведена на рис. 14.22, *а*, в которой создан вход включения схемы в третье состояние, имеющий специальную метку EZ, а выход, имеющий состояние высокого импеданса, обозначается буквой Z или меткой (значок ромба



Рис. 14.22. Схемы трехстабильного логического элемента И-НЕ со сложным инвертором в решении ТТЛ: *а* — с диодом; *б* — с инвертором; *в* — условное обозначение и схемы включения

с диагональю) «◊», причем управление EZ-входом может быть прямым или инверсным.

В схеме на рис. 14.22, *а*, для задания состояния высокого импеданса создан вход EZ, который через диод VD подключен на инвертирующий выход фазоинверсного каскада (коллектор VT2 — точка а) сложного инвертора. Такое включение обеспечивает подачу нулевого потенциала на инвертирующий выход фазоинверсного каскада, т.е. в точку соединения коллектора транзистора VT2 фазоинверсного каскада с базой транзистора VT3 двухтактного выходного каскада. При поступлении управляющего сигнала на вход EZ, равный 0 (EZ = 0), диод VD открывается и в точку а передается нулевой потенциал, который закрывает транзистор VT3. Этот потенциал также исключает открытие VT2, так как на коллекторе и эмиттере — одинаковые потенциалы, т.е. нет разности потенциалов. Отсутствие тока через VT2 исключает падение напряжения на

резисторе R3 и создание смещения на эмиттерном переходе VT4. За счет закрытого транзистора VT2 на базу VT4 также передается нулевой потенциал через R3, что приводит к закрытию VT4.

Таким образом, одновременно запираются два выходных транзистора в схеме двухтактного каскада — VT3 и VT4. В этом случае выход схемы практически отключен, т.е. обладает бесконечно большим сопротивлением, и на нем отсутствует потенциал. Оба выходных транзистора (VT3 и VT4) находятся в режиме отсечки, т.е. закрыты и электрическая цепь через них разомкнута. Таким образом, выходной провод *y* как бы «висит» в воздухе. Выходное сопротивление схемы очень большое.

Такое состояние схемы позволяет бесконтактным способом отключить схему от нагрузки, т.е. создать условие высокого импеданса. Если на вход EZ подается разрешающий сигнал управления лог.1, схема работает как обычный инвертор — логический элемент И-НЕ.

Для создания наиболее устойчивого третьего состояния схемы вход EZ подключен к одному из информационных входов логического элемента (*x*), в результате чего исключается передача высокого (положительного) потенциала на вход фазоинверсного каскада (VT2), что также способствует надежному закрытию транзистора VT2. При этом задействованный информационный вход уже не является информационным.

Рассмотрим еще один вариант схемы с трехстабильным ЛЭ (рис. 14.22, *б*), которая также построена на базе типовой схемы логического элемента И-НЕ в ТТЛ. В схеме на рис. 14.20, *б*, вход EZ построен с помощью инвертора в схемотехнике РТЛ на транзисторе VT5. Если EZ = 0, транзистор VT5 закрыт и схема работает как обычный логический элемент И-НЕ в ТТЛ. Если EZ = 1, VT5 открывается и входит в насыщение, при этом в точку a передается нулевой потенциал, что приводит к закрытию VT2 и VT3 и, как следствие этого, и закрытию VT4. Таким образом, схема входит в третье состояние — высокого импеданса. Отличительные особенности данной схемы от схемы на рис. 14.22, *а*, состоят в том, что третье состояние достигается высоким потенциалом (EZ = 1) и отсутствует дополнительное условие надежного закрытия входного МЭТ.

Вариантов схем с третьим состоянием много, но все они сводятся к подаче низкого потенциала на инвертирующий выход фа-

зоинверсного каскада сложного инвертора. Условные графические обозначения и схемы включения логических элементов с тремя устойчивыми состояниями приведены на рис. 14.22, *в*. Вход включения третьего состояния EZ может быть прямым или инверсным.

Схема в ТТЛ с тремя состояниями исключает передачу сигнала с выхода одного ЛЭ на выход другого ЛЭ. Аналогичное соединение схем ЛЭ ТТЛ с открытым коллектором (ОК) не исключает частичную взаимосвязь выходов ЛЭ между собой, поэтому схемы с открытым коллектором при монтажном соединении применяются как оконечные каскады на одну нагрузку (реле, лампы, светодиоды и т.д.).

Наряду с рассмотренными ЛЭ стандартной серии элементов ТТЛ широко применяются быстродействующие базовые элементы ТТЛ. Для повышения быстродействия ЛЭ схемы ТТЛ применяются транзисторы с переходом Шоттки — схемы ТТЛШ. Напомним, что транзистор Шоттки — это обычный транзистор в интегральном исполнении *n-p-n*-типа с нелинейной обратной связью, образованной диодом Шоттки (рис. 14.23, *а*). Его условно-графическое обозначение показано на рис. 14.23, *б*.



Рис. 14.23. Эквивалентная схема транзистора Шоттки (*а*) и его условное обозначение (*б*)

На рис. 14.24 показана практическая схема базового элемента схемотехнического решения в логике ТТЛШ, в которой все транзисторы имеют коллекторные переходы Шоттки. В практической схеме базового ЛЭ диод смещения в двухтактном каскаде (VT4, VT5) заменен составным транзистором, который выполнен на транзисторах VT3 и VT4 по схеме Дарлингтона. Нагрузочный резистор в эмиттерной цепи VT2 фазоинверсного каскада заменен на генератор стабильного тока (ГСТ), построенный на транзисторе VT6. ГСТ позволяет улучшить форму выходного импульса за счет повышения помехозащищенности схемы. Как известно, ГСТ стабилизирует ток в электрической цепи при небольших колебаниях тока, вызываемых помехой на входе схемы и генерацией в полупроводниках при внешних воздействиях (температура, электромагнитное излучение, световое излучение и т.п.).



Рис. 14.24. Схемотехническое решение базового логического элемента И-НЕ в решении ТТЛШ

Для ограничения амплитуды отрицательного потенциала на входах многоэмиттерного транзистора устанавливаются демпфирующие (выравнивающие) диоды (VD1—VD3). Если амплитуда отрицательного сигнала превышает напряжение источника питания (U_K), диоды открываются и через диод протекает ток, что ограничивает уровень входного сигнала до напряжения источника питания. Таким образом, диоды вместе с сопротивлением входного источника составляют схему параллельного диодного ограничителя с ненулевым уровнем включения.

Ограничитель не позволяет вывести многоэмиттерный транзистор большим отрицательным сигналом в режим глубокого насыщения, что ускоряет переход его в режим отсечки при действии положительного потенциала (лог.1), т.е. увеличивает быстродействие схемы. Ограничитель также исключает действие помех в виде отрицательных потенциалов, что повышает помехозащищенность схемы ТТЛ. Демпфирующие диоды применяются во всех схемотехнических решениях ТТЛ как диодов *p-n*-типа, так и диодов Шоттки. Работа практической схемы в схемотехнике ТТЛШ аналогична работе базовой схемы, рассмотренной выше на рис. 14.16.

Схемное решение на основе ТТЛШ быстродействующей схемы (рис. 14.24) лежит в основе построения схемы ТТЛ и без транзисторов Шоттки, но медленнодействующего варианта серии ИМС. Число входов (коэффициент объединения по входу $K_{ОБ}$) во всех схемах ограничивается технологическими особенностями МЭТ и колеблется от 8 до 10 в отдельных новых решениях ИМС.

На практике неиспользованные входы ЛЭ в ТТЛ можно оставлять свободными, но при этом снижается помехоустойчивость схем из-за действия наводок на свободные выводы. Поэтому их обычно объединяют между собой, если это не повышает нагрузку для предыдущего каскада ЛЭ, или подключают к положительному полюсу источника питания (в положительной логике), чаще всего к полюсу +5 В, через резисторы сопротивлением R = 1 кОм, ограничивающий выходной ток.

14.5.5. Эмиттерно-связанные логические схемы (ЭСЛ)

Дальнейшее развитие ЛЭ ИМС на биполярных структурах характеризуется возвращением к схемам с непосредственными связями и использованием их преимуществ на основе новых элементных и схемотехнических решений. К таким разработкам ЛЭ можно отнести схемы эмиттерно-связанной логики (ЭСЛ), которые также называют схемами в эмиттерно-связанной транзисторной логике (ЭСЛТ). В схемотехнических решениях ЭСЛ эмиттеры практически всех транзисторов ИМС объединены между собой непосредственной связью, т.е. выполнены как единая структура, а также могут объединяться и эмиттеры отдельных ИМС, которые являются выходами схем в ЭСЛ.

Логические элементы с эмиттерной связью (ЭСЛ) относятся к числу наиболее быстродействующих схемных решений. Используя их, создают сверхбыстродействующие цифровые устройства различного назначения. Для ЛЭ этой группы характерны: большая нагрузочная способность; независимость тока потребления от частоты переключения; небольшая энергия переключения.

Типовая схема базового элемента ЭСЛ (рис. 14.25) построена на основе интегрального дифференциального усилителя, источника (генератор) опорного напряжения и эмиттерных повторителей.

Дифференциальный усилитель (ДУ) построен на транзисторах VT2 и VT3 и является переключателем тока, в задачу которого



Рис. 14.25. Схема базового логического элемента ИЛИ-НЕ-ИЛИ в эмиттерно-связанной транзисторной логике ЭСЛ (ЭСТЛ)

входит переключение эмиттерного тока, протекающего через транзистор VT2 или через транзистор VT3. Поэтому схему ЭСЛ часто называют токовым переключателем (ТП). Для реализации логических зависимостей в плечи ДУ включены дополнительные компоненты.

Потенциал на выходе плеча на транзисторе VT4 зафиксирован с помощью генератора опорного напряжения, выполненного на транзисторе VT4, диодах VD1, VD2 и резисторах R6 и R7. Таким образом, ДУ, как переключатель тока, управляется только по одному плечу с несимметричным входом на базу транзистора VT2, а выходной сигнал снимается с двух плеч с несимметричным выходом — с коллекторов транзисторов VT2 и VT3. Для увеличения числа входов, следовательно и функциональных возможностей схемы, параллельно входному транзистору VT2 включен транзистор VT1, образующий дополнительный вход. Число параллельно включенных транзисторов может достигать восьми.

Для снижения выходного сопротивления к коллекторным выходам ДУ включены эмиттерные повторители — транзисторы VT5 и VT6, работающие в линейном режиме с коэффициентом усиления, равным 1 ($K_{эп} = 1$).

Эмиттерные повторители повышают нагрузочную способность ЛЭ в ЭСЛ. Эмиттерные выходы делаются «открытыми», чтобы их можно было соединять в элементы монтажного ИЛИ. Схемы с открытым эмиттером не требуют включения в ИМС внутренних эмиттерных резисторов. Кроме того, установка внутренних эмиттерных нагрузочных резисторов повышает рассеиваемую мощность, чем сильно ухудшает тепловой баланс корпуса ЭСЛ. В этом случае в схемах с открытым коллектором ЭСЛ устанавливают внешние нагрузочные резисторы в цепи эмиттера $R_Э$ (показаны на схеме штрихами — $R_{Э1}$ и $R_{Э2}$).

Входы схемы ЭСЛ снабжаются внутренними резисторами утечки (R3, R4). Эти резисторы, во-первых, позволяют оставлять неиспользуемые входы свободными, т.е. несоединенными в схеме; во-вторых, эти резисторы служат для предыдущего каскада ЭСЛ нагрузкой для их выходных эмиттерных повторителей при последовательном соединении микросхем.

Особенность микросхем ЭСЛ состоит в том, что напряжение питания подключено положительным полюсом на общую шину (корпус), т.е. коллекторы заземляются, причем токовый переключатель с генератором опорного напряжения и эмиттерные повторители могут иметь раздельные общие коллекторные шины, не связанные между собой, хотя схемотехнически они подключаются к одной шине.

Поэтому для эмиттерных повторителей желательно иметь отдельный источник питания $U_{К2}$, который не связан с источником питания $U_{К1}$ остальной схемы. Отрицательный полюс источника питания $-U_{К2}$ подсоединяется непосредственно к нагрузке. Такое подключение исключает взаимосвязь токового переключателя с эмиттерными повторителями, в которых при переключении потенциала на базе создается бросок тока. Такое включение также обеспечивает меньшую зависимость выходного напряжения от наводок по цепи питания и лучшую помехоустойчивость. Однако часто используют включение схемы и с одним источником питания $U_{К1}$, исключая $U_{К2}$.

Рассмотрим особенности работы узлов схемы ЭСЛ по рис. 14.25.

Токовый переключатель выполнен на транзисторах VT1, VT2, VT3 и резисторах R1—R5. Транзисторы в токовом переключателе работают без насыщения, т.е. на границе активного режима и ре-

жима насыщения, и не могут переходить в режим насыщения. Это обеспечивает быстродействие транзисторов при их закрытии, так как уменьшается время, связанное с рассасыванием избыточных носителей заряда из базы транзистора при переходе из активного режима к отсечке, по сравнению со временем перехода из режима насыщения к режиму отсечки транзистора.

В токовом переключателе при сигнале низкого уровня на входе (лог.0) или при отсутствии сигнала на входах первым открывается транзистор VT3. Активный режим работы одного плеча токового переключателя на транзисторе VT3 задается опорным высокостабильным напряжением ($U_{\text{оп}}$) с генератора опорного напряжения, которое подается на эмиттерный переход транзистора VT3, обеспечивая стабильность его начального режима в активной области. Принцип стабилизации опорного напряжения заключается в следующем: напряжение на эмиттерном переходе VT4 стабильно за счет напряжения в цепи делителя для создания смещения применяются диоды VD1 и VD2 как элементы термокомпенсации. Так, с ростом температуры увеличивается ток через транзистор VT4 и диоды VD1 и VD2 практически на одинаковую величину. Увеличение тока через диоды приводит к увеличению суммарного падения напряжения ($U_{\text{VD1,VD2,R7}}$) на диодах и резисторе R7, которое действует как обратное смещение на эмиттерный переход VT4, и уменьшению его тока. Таким образом, ток через VT4 остается практически неизменным — стабильным, что и определяет стабильность потенциала базы и режима работы транзистора VT3.

Протекающий эмиттерный ток транзистора VT3 создает падение напряжения на резисторе эмиттерной связи R5 (общей конструктивной нагрузки), которое действует как обратное смещение на эмиттерный переход транзисторов второго плеча токового переключателя (VT1,VT2). В результате при низком уровне входных сигналов (лог.0) транзисторы VT1 и VT2 переходят в режим отсечки, так как на эмиттерных переходах VT1 и VT2 действует обратное смещение. При отключенных входах схемы транзисторы VT1 и VT2 также будут закрыты с той лишь разницей, что на эмиттерных переходах транзистора будет напряжение обратного смещения только с резистора R5.

На коллекторе открытого транзистора VT3 (точка А) создается отрицательный потенциал (лог.0) за счет падения напряжения на

резисторе R2 коллекторной нагрузки, который передается на вход эмиттерного повторителя транзистор VT6. Транзистор VT6 закрывается и на его эмиттерном выходе (y_2) возникает низкий отрицательный потенциал (лог.0).

На коллекторе закрытых транзисторов VT1 и VT2 (точка Б) из-за отсутствия падения напряжения на резисторе R1 коллекторной конструктивной нагрузки создается уровень сигнала высокого положительного потенциала (лог.1), который передается на вход эмиттерного повторителя — транзистор VT5. При этом транзистор VT5 — открытый и на выходе эмиттерного повторителя (y_1) — высокий положительный потенциал (лог.1).

Если хотя бы на один из входов подать напряжение уровня лог.1 ($U^1_{\text{вх}}$), значение которого должно быть выше опорного напряжения ($U^1_{\text{вх}} > U_{\text{оп}}$), то один из входных транзисторов VT1 или VT2 откроется, а VT3 закроется. Теперь ток протекает через один или все открывшиеся транзисторы VT1 и VT2 и резисторы R1 и R5. Падение напряжения на резисторе общей эмиттерной связи действует на VT3 и закрывает его, а падение напряжения на резисторе R1 (U_{R1}) создает на коллекторном выходе VT1—VT2 низкий отрицательный потенциал (лог.0), который закрывает транзистор VT5 эмиттерного повторителя. На выходе эмиттерного повторителя на транзисторе VT5, (выход y_1) устанавливается уровень, соответствующий лог.0.

С коллектора закрытого транзистора VT3 высокий положительный потенциал открывает транзистор VT6 эмиттерного повторителя и на выходе y_2 устанавливается высокий положительный уровень, соответствующий лог.1.

Таким образом, в зависимости от значения входного сигнала происходит переключение эмиттерного тока, который протекает или через транзистор VT3 или через транзисторы VT1—VT3. Поэтому схему ЭСЛ часто называют *токовым ключом*. Результаты исследования процессов переключения схемы ЭСЛ позволяют сделать вывод о том, что такое схемотехническое решение соответствует: по выходу y_1 — логическому элементу ИЛИ-НЕ $y_1 = x_1 \vee x_2$, а по выходу y_2 — логическому элементу $y_2 = x_1 \vee x_2$. Парафазные выходы y_1 и y_2 позволяют использовать один ЛЭ для получения двух разнополярных логических сигналов — лог.1 и лог.0.

Таким образом, в зависимости от значения входного сигнала происходит простое переключение цепей протекания тока, кото-

рый протекает или через транзистор VT3, или через транзисторы VT1—VT2, что исключает резкие всплески напряжений, так как две параллельные цепи равны. При равенстве плеч сопротивлений ДУ сила тока в них равна, поэтому и переключение из одной цепи в другую не приводит к резкому изменению силы тока, которое влияет на напряжение источника питания и соответственно не создает электрических помех в схеме токового переключателя, вызванных изменением питающего напряжения.

В то же время эмиттерные переходы, работающие в ключевом режиме, создают всплески токов и напряжений при открытии транзисторов и соответственно создают электрические помехи. Поэтому рекомендуется разделять источники питания для схем токового переключателя и эмиттерных повторителей, о чем говорилось выше.

Быстродействие при переключении токового переключателя достигается также тем, что уровень перепада напряжения (ΔU) от лог.1 к лог.0 на входах схемы равен 0,7 В ($\Delta U = U^1_{\text{вх}} - U^0_{\text{вх}} = 0{,}7$ В), но это является и недостатком, так как повышается помехоустойчивость схемы. При уровне помехи $U_{\text{пом}} = 0{,}7$ В она может быть воспринята за логический перепад, т.е. за сигнал управления.

Для повышения помехоустойчивости схемы при нестабильности источника питания в качестве эмиттерной конструктивной нагрузки (вместо резистора R5 на рис. 14.25) включают схему генератора стабильного тока (ГТС). Генератор стабильного тока фиксирует эмиттерный ток в статическом режиме (отсутствие перепада входного сигнала), не позволяя измениться эмиттерному току, если изменяется напряжение источника питания (изменение напряжения источника питания равноценно помехе).

Генератор опорного напряжения обеспечивает постоянное смещение на эмиттерном переходе транзистора VT3 и построен на делителе напряжения VD1, VD2, R6, R7 и эмиттерном повторителе на транзисторе VT4.

Диоды делителя VD1 и VD2 введены для параметрической температурной компенсации. При изменении температуры суммарное падение напряжения на диодах VD1, VD2 и резисторе R7, следовательно и падение напряжения на резисторе R5, изменяются примерно одинаково. С повышением температуры падение напряжения растет за счет генерации, а при понижении температуры — уменьшается. Однако напряжения с R5 (U_{R5}) и с VD1, VD2 и R7

($U_{VD1,VD2,R7}$) действуют на эмиттерные переходы VT3 и VT4 поразному, так как напряжение U_{R5} служит обратным смещением на эмиттерном переходе VT3, VT4, а $U_{VD1,VD2,R7}$ — прямым смещением. Равенство изменений этих напряжений не изменяет первоначальное смещение эмиттерного перехода, следовательно, и режима работы транзисторов VT3, VT4. Транзистор VT4 является эмиттерным повторителем для передачи опорного напряжения с делителя напряжения (VD1, VD2, R6, R7) на транзистор VT3 одного плеча переключателя тока с малыми потерями. Вместе с транзистором переключателя тока VT3 и транзистором VT4 создается схема составного транзистора (VT3—VT4).

Из схемных решений ЭСЛ видно, что все логические функции выполняются с использованием транзисторов, но с особым схемотехническим решением этих задач. Поэтому схемы логики также можно отнести к одной из разновидностей транзисторно-транзисторной логики (ТТЛ).

Промышленность выпускает широкую номенклатуру ЛЭ ТТЛ и ЭСЛ, выполняющих функции И-НЕ, ИЛИ-НЕ, И, ИЛИ, И-ИЛИ-НЕ и имеющих различное число входов и разные функциональные возможности.

На практике функциональные возможности нескольких ЛЭ ЭСЛ можно расширить, соединяя между собой выводы эмиттеров транзисторов разных ЛЭ. При этом выходное напряжение прямого выхода будет равно лог.1 в случае, если хотя бы у одного эмиттерного повторителя на базе будет сигнал лог.1.

Другими словами, объединение эмиттерных выводов нескольких ИМС позволяет создать монтажное ИЛИ на единичных сигналах или монтажное И на нулевых сигналах.

14.5.6. Интегральные инжекционные логические схемы (И^{2}Л)

Схемы интегральной логики с инжекционным питанием (И^{2}Л) относятся к схемам транзисторной логики с непосредственными связями между транзисторами. С помощью схем И^{2}Л удалось устранить традиционные недостатки биполярных ИС: малую плотность компоновки и высокую рассеиваемую мощность на логический элемент. Поэтому обозначение И^{2}Л читается «*и-квадрат-эль*», где слово «квадрат» обычно истолковывают как более компактную запись сокращения ИИЛ (интегрально инжекционная логика), а так-

же как результат почти квадратичного сокращения площади подложки в ИМС при создании подобного элемента по сравнению с другими (ТТЛ, ЭСЛ) структурами. Строго говоря, ни одно из этих пояснений неприемлемо, так как, несмотря на повторение букв Т в обозначении ТТЛ, ее не называют «$Т^2Л$» и достичь квадратичного сокращения площади подложки также не удалось. Однако введенное обозначение, как это часто бывает, привилось и термин $И^2Л$ используется в технической литературе.

В основе схем $И^2Л$ лежат два принципа схемотехники и технологии:

– совмещение электрически связанных однородных областей полупроводников в кристалле ИС, что приводит к увеличению степени интеграции;

– отказ от традиционного способа электропитания базовых и коллекторных цепей ключевых транзисторов через резисторы.

Для создания логического элемента $И^2Л$ (рис. 14.26, *а*) проводят две фазы диффузионного легирования в кремниевую подложку с проводимостью *n*-типа: в первой фазе легирования образуются области p_1 и p_2, а во второй фазе — область n_2. В результате диффузионного легирования создается четырехслойная структура p_1-n_1-p_2-n_2. Такую структуру можно рассматривать как соединение, эквивалентное двум транзисторам, — горизонтальная структура p_1-n_1-p_2 — транзистор VT1 (рис. 14.26, *б*) и вертикальная структура n_1-p_2-n_2 – транзистор VT2 (рис. 14.26, *б*).



Рис. 14.26. Схематическое изображение четырехслойной структуры ИМС с инжекционным питанием в интегральной инжекционной логике — в $И^2Л$ (*а*); эквивалентная схема четырехслойной структуры (*б*); электрическая схема включения инвертора с инжекторным транзистором (*в*)

Так как область n_1 у этих транзисторов общая, то на рис. 14.26, *б*, это показано соединением эмиттера VT2 с базой VT1 проводником. Также показана и общая область p_2 для этих транзисторов — база VT2 и коллектор VT1. Так может быть представлена эквивалентная схема четырехслойной структуры для транзисторов VT1 и VT2. Электрическая схема включения такой структуры показана на рис. 14.26, *в*.

Особенность такой структуры состоит в том, что объем базовой области (n_1) у горизонтального транзистора p_1-n_1-p_2 больше, чем у вертикального (p_2) n_1-p_2-n_2, так как в вертикальном транзисторе n_1-область выполняет функции эмиттера. Однако ширина перехода между p_1 и p_2 меньше диффузионной длины свободного пробега электронов, т.е. при построении структуры создается узкая область, которая позволяет носителям зарядов, инжектированным в переходе p_1-n_1, свободно проходить n_1-область и n_1-p_2-переход, попадая в коллектор p_2. Это может происходить даже при отсутствии внешнего смещения на n_1-p_2-переходе за счет дрейфа под воздействием внутреннего поля потенциального барьера n_1-p_2-перехода. В результате нарушается электронейтральность базы p_2 и идет инжекция носителей зарядов в эмиттер n_1.

При включении напряжения питания $U_К$ транзистор VT1 выполняет задачу инжектора — генератора тока и включен по схеме с ОБ, транзистор VT2 — ключевой инвертор, включенный по схеме с ОЭ и с открытым коллектором. Инжектированные носители зарядов в эмиттерном переходе VT1 создают базовый ток $I_{Б1}$ и условия для экстракции в коллекторном переходе. При наличии на входе схемы низкого уровня сигнала (лог.0) коллекторный ток VT1 замыкается через источник входного сигнала по цепи: $+U_К \rightarrow VT1_{Э\text{-}Б\text{-}К} \rightarrow$ $\rightarrow r_{0\ Uвх} \rightarrow -U_К$. Низкий уровень входного сигнала (лог.0 — отрицательный потенциал) шунтирует эмиттерный переход VT2, исключая инжекцию носителей зарядов из базы в эмиттер VT2 за счет обратного смещения и тем самым закрывая транзистор VT2.

Если на вход схемы подать сигнал высокого уровня (лог.1 — положительный потенциал), то эмиттерный переход VT2 окажется под прямым смещением и носители зарядов из коллектора VT1, который одновременно является и базой VT2, начнут переходить в эмиттер транзистора VT2.

В результате происходит переключение цепи коллекторного тока VT1 с цепи: $+U_К \rightarrow VT1_{Э\text{-}Б\text{-}К} \rightarrow r_{0\ Uвх} \rightarrow -U_К$ на электрическую цепь: $+U_К \rightarrow VT1_{Э\text{-}Б\text{-}К} \rightarrow VT2_{Б\text{-}Э} \rightarrow \perp (-U_К)$. Из этого видно, что осуществляется переключение тока коллектора VT1 по двум цепям в зависимости от уровня сигнала на входе схемы.

Таким образом, при $U_{вх} = U^0$ транзистор VT2 закрыт и, наоборот, при $U_{вх} = U^1$ транзистор VT2 открыт.

Уровень выходного сигнала в схеме с открытым коллектором можно рассмотреть при включении внешней нагрузки (на рис. 14.26, *в*, нагрузка показана штрихами). В открытом состоянии VT2 (на входе лог.1) все напряжение падает на нагрузке и выходной сигнал имеет низкий отрицательный потенциал (лог.0), а при закрытом VT2 (на входе лог.0) коллекторный ток VT2 отсутствует и на выход через нагрузку передается высокий положительный потенциал (лог.1). Таким образом, выполняется операция НЕ.

На эмиттерном переходе инжекторного транзистора VT1 постоянно присутствует напряжение прямого смещения небольшой величины ($U_{см}$ = 1,0—1,5 В), которое может подаваться от отдельного или общего источника питания. Если напряжение общего источника питания больше необходимого напряжения на эмиттерный переход инжекторного транзистора VT1, то включают внешний ограничивающий резистор (R — рис. 14.26, *в*), который должен ограничивать напряжение до значения, определяющего работу транзистора на границе активного режима с режимом насыщения, не допуская выхода транзистора в режим насыщения. Такой режим работы инжекторного транзистора обеспечивает стабильность его эмиттерного тока. В результате в базовой области постоянно присутствует избыточное количество неосновных носителей зарядов, которые дрейфуют в коллектор p_2 для VT1, являющийся одновременно и базой p_2 для VT2, создавая в базе условие для инжекции, поэтому транзистор VT1 и называют инжектором. Однако инжекция в эмиттерном переходе VT2 возникает только при сигнале лог.1 на входе схемы, что создает прямое смещение на его эмиттерном переходе. В этом случае в эмиттерный переход VT2 инжектируют носители зарядов, которые инжектировали в эмиттерном переходе VT1 и за счет дрейфа в коллекторном переходе VT1 накопились в базе VT2 без внешнего смещения коллекторного перехода VT1, что и определяет название логики — интегральная инжекци-

онная (И^{2}Л), т.е. двойная инжекция. Такой вариант двойной инжекции возможен только при интегральной технологии создания разноструктурных транзисторов по четырехслойной структуре в ИМС.

Для реализации логических операций И и ИЛИ необходимо увеличить число входов, для чего требуется включение дополнительных ключевых транзисторов (рис. 14.27). Вместо отдельных инжекторных транзисторов в схемах И^{2}Л применяют многоколлекторный инжекторный транзистор VT1, что позволяет использовать один транзистор для инжекционного питания нескольких инвертирующих транзисторов. В этом случае эмиттерный ток инжекторного транзистора распределяется между всеми коллекторами. Если n — число коллекторов многоколлекторного транзистора, то коэффициент передачи по каждому коллектору α_i будет в n раз меньше коэффициента передачи α аналогичного одноколлекторного транзистора. В связи с этим число коллекторов может быть не более 10, чтобы не уменьшить коэффициент передачи сигнала в каждый из коллекторов ниже допустимого, при котором нарушается принцип работы инжектора. Для расширения логических возможностей схемотехники И^{2}Л, а также для выполнения требования по однотипности элементов в ИМС, что повышает технологичность изготовления ИМС, инвертирующие транзисторы также выполняются многоколлекторными.

Рассмотрим схемотехническое решение И^{2}Л в ИМС, составленное из двух инверторов на транзисторах VT2 и VT3 с одним инжекторным транзистором VT1 (рис. 14.27). Выходы инверторов (открытые коллекторы транзисторов VT2 и VT3) соединены «монтажным» ИЛИ.

Если хотя бы на одном из входов схемы имеется лог.1, например $x_1 = 0$; $x_2 = 1$, то транзистор VT3 открыт и на выходе y_1 устанавливается лог.0. Таким образом, благодаря монтажному объ-



Рис. 14.27. Схема базового логического элемента ИЛИ-НЕ-ИЛИ с открытым коллектором в решении И^{2}Л

единению выходов инверторов создается схема, реализующая функцию ИЛИ-НЕ на единицах и функцию И-НЕ на нулях, что соответствует схемотехническому решению в положительной логике ЛЭ ИЛИ-НЕ ($y_1 = \overline{x_1 \vee x_2}$).

В данном схемотехническом решении создан и логический элемент ИЛИ по выходу y_2 при включении дополнительного инвертора на транзисторе VT4.

Если на входах схемы лог.0, например $x_1 = 0$; $x_2 = 0$, то транзисторы VT2 и VT3 закрыты и инжекционный ток инжекторного транзистора протекает только через базу—эмиттер инвертора на транзисторе VT4 по цепи: $+U_К \rightarrow VT1_{Э\text{-}Б\text{-}К} \rightarrow VT4_{Б\text{-}Э} \rightarrow \perp (-U_К)$. При подключении нагрузки к открытому коллектору VT4 на коллекторе устанавливается низкий уровень — лог.0.

Если на одном из входов схемы лог.1, то в точке А действует лог.0 и транзистор VT4 закрыт, и на его выходе (коллекторе) устанавливается высокий уровень — лог.1.

Таким образом, по выходу y_2 схема И^{2}Л (рис. 14.27) является схемотехническим решением логического элемента ИЛИ.

Достоинством схем И^{2}Л является малое напряжение питания и полное отсутствие резисторов. Важно также и то, что транзисторы могут работать в режиме микротоков (до 5—10 мкА) и при этом входить в режим насыщения.

Дальнейшее повышение быстродействия ИМС И^{2}Л может быть достигнуто включением в цепи коллекторов выходных транзисторов диодов Шоттки, из-за чего снизится уровень логического нуля на выходе ИМС на значение падения напряжения на диодах Шоттки. При этом уменьшится уровень логического перепада с 0 на 1 и с 1 на 0.

14.5.7. Логические схемы на полевых транзисторах МОП или МДП-структуры

В настоящее время наиболее широкое применение находят ИМС, построенные на основе схемотехнического решения, созданного на полевых транзисторах. В основном в таких ИМС схемотехнические решения выполнены на транзисторах МДП (МОП)-структуры, т.е. с изолированным каналом от затвора, с каналами *p*- и *n*-типа. Логические схемы на полевых транзисторах нашли широкое применение благодаря многим преимуществам МДП (МОП)-струк-

туры по сравнению с биполярными структурами. Особенно хорошими свойствами отличаются МДП (МОП)-структуры с индуцированным *p*- или *n*-каналом, которые наиболее часто используются при построении ИМС.

Названия МОП или МДП являются идентичными (равнозначными) для рассмотрения принципа действия структур. В обозначении структур буква «О» означает окись, которая обладает свойствами диэлектрика, а буква «Д» — диэлектрик, поэтому в дальнейших рассуждениях будем применять одно из этих названий.

Схемы на МОП-структурах технологичны, компактны, имеют высокие уровни напряжения срабатывания, соответственно и бóльшую помехоустойчивость по сравнению с биполярными структурами; малую мощность, потребляемую входной цепью, в результате чего увеличивается коэффициент разветвления по выходу; низкую стоимость, малую потребляемую мощность выходной цепи; большую плотность упаковки в кристалле полупроводника; высокое входное сопротивление, обеспечивающее малый входной ток (практически равный нулю), в результате не применяются резисторы и диоды в цепях связи между выходом одного ЛЭ и входом другого ДЭ.

Однако по быстродействию даже самые лучшие схемы на МОП-транзисторах уступают схемам на биполярных транзисторах. Это обусловлено тем, что МОП-структуры по сравнению с биполярными структурами имеют сравнительно большие входные емкости, на перезарядку которых затрачивается определенное время. Кроме того, открытый МОП-транзистор имеет большое входное сопротивление по сравнению с биполярным транзистором, что уменьшает нагрузочную способность выхода схемы ЛЭ.

Так как в МОП-структурах для построения схемных решений ЛЭ применяются только транзисторы, данные схемотехнические решения являются разновидностью схем ТТЛ. В обозначении этих схемных решений для пояснения понятия добавляются буквы ТЛ, например МОПТЛ (МДПТЛ)-структура.

Наиболее дешевыми, но самыми медленнодействующими являются схемы ЛЭ на МОП-структурах с индуцированным каналом *p*-типа. В отличие от них эти же структуры с каналом *n*-типа являются быстродействующими, а самое главное — структуры с каналом *n*-типа полностью совместимы со схемотехникой ТТЛ по номиналу питающего напряжения и логическим уровням сиг-

налов лог.0 и лог.1. Этот вывод сделан на основании того, что в этих транзисторах (канал *n*-типа), как и в транзисторах схемотехники ТТЛ (транзисторы структуры *n*-*p*-*n*-типа), основными носителями зарядов являются электроны.

В последние годы широкое применение получили схемные решения МОП-структур, содержащие как *n*-, так и *p*-канальные МОП-транзисторы, т.е. схемы строятся на дополняющих друг друга транзисторах, которые называют также элементами КМОП (КМОПТЛ — элементы на комплементарных МОП-транзисторных структурах (от англ. complementary — дополнительный).

Рассмотрим примеры построения ЛЭ ИС на основе *n*- и *p*-канальных МОП-транзисторов с индуцированным каналом. Поскольку в нормальном состоянии при отсутствии напряжения между затвором и подложкой канал полностью отсутствует и цепь между истоком и стоком считается разомкнутой, транзистор считается закрытым.

Достаточно широко применяются три разновидности схем на МОП-транзисторах — статические, квазистатические и динамические. В квазистатических и динамических схемах используется высокое входное сопротивление МОП-транзисторов, благодаря которому возникает способность накапливать и сохранять под затвором объемный заряд неосновных носителей в подложке и обеспечивать их перемещение между истоком и стоком одного транзистора и между отдельными транзисторными структурами. В таких схемных решениях применяются МОП-структуры с зарядовой связью (ПЗС).

В статических схемах используются возможности создания бесконтактного соединения или обрыва электрической цепи, характерные для транзистора МОП-структуры с индуцированным (наведенным) каналом.

14.5.8. Статические схемы логических элементов МОП-структуры

На рис. 14.28, *а*, приведена схема ЛЭ МОП-структуры, выполняющего функцию НЕ. В основе схемы лежит транзисторный ключ с нелинейной нагрузкой, в качестве которой используется транзистор VT2 и ключевой активный транзистор VT1, имеющие каналы одного *n*-типа.



Рис. 14.28. Схема логического элемента НЕ на транзисторах МОП-структуры: *а* — с каналом *n*-типа; *б* — с каналом *p*-типа

При включении источника питания U_C в нагрузочном транзисторе создается (индуцируется) канал *n*-типа за счет действия напряжения между подложкой и затвором, подключенного «плюсом» к затвору и «минусом» к подложке транзистора. Если на входе схемы отсутствует сигнал или подан отрицательный потенциал относительно общей шины (низкий уровень — лог.0 при условии $U^0 < U_{пор}$), то ключевой транзистор VT1 остается в закрытом состоянии (канал не создается). В этом случае на выходе схемы будет положительный потенциал — лог.1, приблизительно равный положительному потенциалу источника питания, $U^1_{вых} = +U_C$. Это объясняется тем, что при отсутствии внешней нагрузки ток через нагрузочный транзистор VT2 не протекает, а положительный потенциал на выход схемы передается от полюса источника питания $+U_C$ через созданный канал транзистора VT2.

Напряжение питания U_C в схемах МОП-структуры выбирают в несколько раз больше порогового напряжения, поэтому и логический перепад оказывается большим, а помехоустойчивость — высокая.

При подаче на вход схемы положительного потенциала относительно общей шины (высокий уровень – лог.1 при условии $U^1 > U_{пор}$), то в ключевом транзисторе VT1 создается канал и протекает ток по цепи: $+U_C \rightarrow VT2_{С\text{-}И} \rightarrow VT1_{С\text{-}И} \rightarrow \perp (-U_C)$. На канале транзистора VT1 практически отсутствует падение напряжения ($U_{С\text{-}И} \approx U_{ост} \approx 0{,}1$ В) и потенциал выхода (сток транзистора VT1) схемы становится отрицательным (лог.0), равным отрицательному потенциалу источника питания $U^0_{вых} = -U_C$.

Таким образом, в схеме выполняется логическая функция НЕ ($y = \bar{x}$). Аналогично функция НЕ может быть выполнена в схеме на МОП-транзисторах с индуцированным каналом *p*-типа (рис. 14.28, *б*). Отличительной особенностью схемы на рис. 14.28, *б*, является то, что схема работает в отрицательной логике и медленнодействующая по сравнению со схемой, в которой транзисторы имеют канал *n*-типа. Это объясняется меньшей подвижностью основных носителей зарядов в полупроводнике *p*-типа и малым количеством электронов. В связи с этим для управления такой схемой необходимо повышать уровень сигнала логической единицы на входе схемы для создания канала *p*-типа в транзисторе VT1 для открытия транзистора.

Принцип работы схемы (рис. 14.28, *б*) аналогичен принципу работы схемы в положительной логике (рис. 14.28, *а*) с учетом того, что за лог.0 принят положительный потенциал, а за лог.1 — отрицательный.

Для реализации схемотехнического решения логического элемента И-НЕ в схему добавляют ключевые транзисторы, соединяя их последовательно между собой и с нагрузочным транзистором (рис. 14.29). Нагрузочный транзистор VT3 является общим для всех ключевых транзисторов. Такое соединение образует так называемое ярусное включение транзисторов.



Рис. 14.29. Схема логического элемента И-НЕ на транзисторах МОП-структуры с каналом *n*-типа

В схеме логического элемента И-НЕ только при подаче высоких потенциалов U^1 на оба входа x_1 и x_2 в транзисторах VT1 и VT2 создаются каналы, и транзисторы открываются, и на стоке транзистора VT2 образуется низкий потенциал (лог.0), равный удвоенному остаточному напряжению стока-истока транзисторов VT1 и VT2. Остаточное напряжение создается от небольшого падения напряжения на каналах транзисторов при протекании через канал тока.

Если же хотя бы на одном из входов, например x_1, потенциал будет низким $U^0 > U_{\text{пор}}$ ($U_{\text{пор}}$ — пороговое напряжение, т.е. напряжение между затвором и

подложкой, при котором возникает канал), то транзистор VT1 закрывается и ток в цепи VT1—VT3 отсутствует. Выходное напряжение при этом определяется соотношением сопротивления утечки транзисторов и достаточно близко к напряжению питания ($+U_C$), а на выходе схемы — сигнал лог.1, т.е. $U^1 \approx +U_C$.

Анализ работы схемы позволяет сделать вывод о том, что на сигналах лог.1 выполняется логическая операция И-НЕ, а на сигналах лог.0 — операция ИЛИ-НЕ. Это еще раз подтверждает то, что схемотехническое решение соответствует логическому элементу И-НЕ.

Схемотехнические решения ЛЭ И-НЕ могут быть построены на аналогичных транзисторах с каналом *p*-типа при условии включения источника питания, как показано на рис. 14.28, и работы схемы в отрицательной логике.

Схемотехнические решения ЛЭ ИЛИ-НЕ (рис. 14.30) образуются параллельным соединением нескольких ключевых транзисторов (VT1 и VT2) и подсоединением их стоков к истоку общего нагрузочного транзистора VT3. При таком соединении ток через транзистор VT3 протекает при создании канала в одном из транзисторов VT1 или VT2, т.е. при подаче положительного потенциала (лог.1) на один из входов схемы (x_1 или x_2). В этом случае независимо от уровня сигнала на другом входе и состояния другого ключевого транзистора на выходе схемы устанавливается потенциал низкого уровня (лог.0) $U^0_{\text{вых}} \approx -U_C$. Схема ЛЭ на рис. 14.30 реализует логическую операцию ИЛИ-НЕ на единицах. При низком уровне сигнала на всех входах, т.е. лог.0, что равнозначно отсутствию сигналов управления на входах, ключевые транзисторы VT1 и VT2 закрыты и на выходе схемы устанавливается потенциал высокого уровня (лог.1) $U^1_{\text{вых}} \approx +U_C$. Схема реализует логическую операцию И-НЕ на нулях.

Схемотехнические решения ЛЭ ИЛИ-НЕ могут быть построены на аналогичных транзисторах с каналом *p*-типа, работа которой осуществляется в отрицательной логике.



Рис. 14.30. Схема логического элемента ИЛИ-НЕ на транзисторах МОП-структуры с каналом *n*-типа

Число входов в схеме с параллельным соединением ключевых транзисторов может быть вдвое больше, чем в схемах с последовательным соединением, и достигать 10. Это объясняется тем, что в параллельных схемах типа ИЛИ-НЕ уровень логической единицы зависит лишь от тока утечки в цепях исток—сток ключевых транзисторов. Поскольку этот ток очень мал, то и число входов, т.е. ключевых транзисторов, может достигать 10.

В схемах с последовательным соединением ключевых транзисторов число входов обычно не превышает 4. Это связано с тем, что при замкнутых входных ключах выходной уровень лог.0 определяется как остаточное падение напряжения на каналах ключевых транзисторов, которое увеличивается при последовательном соединении каналов и приводит к увеличению уровеня лог.0 на выходе схемы ($U^0_{\text{вых}}$) пропорционально числу последовательно включенных ключевых МОП-транзисторов. В результате уровень лог.0 может превысить допустимый предел лог.0, т.е. переходит в лог.1, что приводит к снижению помехоустойчивости ИС.

Нагрузочная способность рассмотренных схем логических элементов НЕ, И-НЕ и ИЛИ-НЕ по выходу уменьшается из-за снижения быстродействия ключевых транзисторов при росте числа нагрузок и ограничивается значением 10—20 нагрузочных ЛЭ, подключенных на выходе одной схемы. Это связано с тем, что между электродами транзисторов МОП-структуры, прежде всего между затвором и стоком существуют паразитные емкости ($C_{ЗС}$), так как из-за них увеличивается время переключения ключевого транзистора, расходуется энергия на заряд паразитных емкостей током, протекающим через канал ключевого транзистора. При заряде паразитных емкостей $C_{ЗС}$ ток в каналах нарастает медленно, что задерживает переключение ключевых транзисторов.

Необходимо отметить, что влияние емкости на выходе ЛЭ может возникнуть по следующим причинам:

– паразитная емкость ($C_{ЗС}$) схемы МОП-структуры, которая подключена к выходу рассматриваемой схемы;

– емкостная нагрузка $C_{н}$, т.е. схемы, содержащие реальные конденсаторы;

– емкость статического заряда в схемах ($C_{ст}$).

Для увеличения нагрузочной способности МОП-структур выход ИС дополняют буферным каскадом. Выходной буферный каскад в

таких схемах аналогичен двухтактному транзисторному выходу.

Рассмотрим схему инвертора МОП-структуры с буферным каскадом (рис. 14.31). В качестве элемента емкостного влияния на выходе схемы покажем виртуальный конденсатор С, который как бы является и элементом паразитной емкости ($C_{ЗС}$), и реальной емкостной нагрузкой ($C_н$), и емкостью статического заряда ($C_{ст}$).



Рис. 14.31. Схема логического элемента НЕ на транзисторах МОП-структуры с каналом *n*-типа и буферным каскадом на выходе

В буферном каскаде заряд и разряд емкости (С) на выходе схемы происходит достаточно быстро через небольшое сопротивление одного из открытых буферных выходных транзисторнов (VT3 или VT4), работающих в двухтактном режиме.

При отрицательном сигнале низкого уровня (лог.0) или при отсутствии сигнала на входе схемы транзистор VT1 закрыт и сигнал лог.1 с выхода инвертора (y′) передается на транзистор буферного каскада VT3. Через открытый транзистор VT3 емкость С заряжается до уровня лог.1 ($U^1_{вых} \approx U_C$). Транзистор VT4 при этом закрыт, и на выходе схемы — сигнал высокого уровня (лог.1). При высоком потенциале на входе схемы (лог.1) открыты транзисторы VT1 и VT4, но закрыт VT3, и емкость разряжается через открытый транзистор VT4, а на выходе схемы — сигнал лог.0.

Аналогичный буферный каскад можно построить для схем логического элемента НЕ на транзисторах с каналом *p*-типа и применить в схемах ЛЭ И-НЕ и ИЛИ-НЕ на транзисторах МОП-структур с каналами *p*- и *n*-типа.

На основе МОП-структур строятся и многоуровневые ЛЭ с пассивной нелинейной нагрузкой. Их реализация основана на последовательно-параллельном соединении ключевых транзисторов. В схеме на рис. 14.32 реализуется логический элемент 2И-2ИЛИ-НЕ, т.е. функция $y = \overline{x_1 x_2 \vee x_3 x_4}$. В схеме две пары последовательно включенных транзисторов VT1, VT2 и VT3, VT4, соединенных между собой параллельно, которые имеют общую пассивную нелинейную нагрузку на транзисторе VT5. На выходе сигнал лог.0 будет



Рис. 14.32. Схема многоуровневого последовательно-параллельного логического элемента И-ИЛИ-НЕ на транзисторах МОП-структуры с каналом *n*-типа и пассивной нелинейной нагрузкой



Рис. 14.33. Схема многоуровневого параллельно-последовательного логического элемента ИЛИ-И-НЕ на транзисторах МОП-структуры с каналом *n*-типа и пассивной нелинейной нагрузкой

в том случае, если на входах x_1 и x_2 или x_3 и x_4 будет подан сигнал высокого уровня (лог.1). За счет действия сигнала высокого уровня на двух входах одновременно (например, x_1 и x_2) создаются каналы в транзисторах VT1 и VT2, и выход схемы подключается к общей шине источника питания $(+U_C)\perp$, т.е. лог.0. Выполняется логическая функция И-ИЛИ-НЕ на единицах.

Если на входы одной из пар входов x_1x_3, или x_1x_4, или x_2x_3, или x_2x_4 подать сигнал низкого уровня (лог.0), то на выходе схемы будет сигнал лог.1, равный по амплитуде положительному полюсу источника питания $(+U_C)$, передаваемому через канал транзистора пассивной нагрузки. Выполняется логическая функция ИЛИ-И-НЕ на нулях.

Схемотехническое решение для реализации функций вида $y=(x_1 \vee x_3)\wedge(x_2 \vee x_4)$ представлено на рис. 14.33. В схеме две пары параллельно включенных ключевых транзисторов VT1, VT3 и VT2, VT4, включенных между собой последовательно, и имеющих общую нелинейную нагрузку на транзисторе VT5. На выходе сигнал лог.0 (низкий уровень) будет в том случае, если на входы любой из пар входов x_1x_2, или x_1x_4, или x_2x_3, или x_3x_4 будут подаваться сигналы высокого уровня (лог.1). За счет действия сигнала высокого уровня на двух вхо-

дах одной из пар одновременно (например, x_1 или x_4) создаются каналы в транзисторах VT1 и VT4 и на выходе схемы потенциал, равный $-U_C$ (лог.0). Выполняется логическая функция ИЛИ-И-НЕ на единицах.

Если на входы одной из пар входов x_1x_3 или x_2x_4 подать сигнал лог.0 (низкий уровень), на входе схемы установится сигнал высокого уровня (лог.1), т.е. выполняется логическая функция И-ИЛИ-НЕ на нулях.

14.5.9. Квизистатические схемы логических элементов на КМОПТЛ-структурах

Квазиститический режим характеризуется малыми значениями токов или их полным отсутствием, т.е. режим, близкий к статическому режиму при малых уровнях сигналов управления.

Транзисторная логика на комплементарных, т.е. дополняющих по типу проводимости каналах МОП-транзисторов (КМОПТЛ), позволяет построить схемы, обладающие рядом преимуществ по сравнению с рассмотренными выше. В этих схемах используются МОП-транзисторы с разными типами электропроводности канала — взаимодополняющие (комплементарные) *p*- и *n*-типа. Входные сигналы в этих схемах управляют не только основными (ключевыми) транзисторами, но и элементами нелинейной нагрузки. В связи с этим обеспечивается повышенное быстродействие и низкие уровни лог.0 на выходе ($U^0_{\text{вых}}$).

Рассмотрим схему инвертора КМОПТЛ (рис. 14.34). Транзистор VT1 — это МОП-транзистор с *n*-каналом, а VT2 — с *p*-каналом. В транзисторе VT2 исток подключен к шине питания $+U_C$, а подложка соединена с истоком. В транзисторе VT1 исток и подложка подключены к шине питания $(-U_C)\perp$, поэтому при низком входном уровне сигнала ($U^0_{\text{вх}} = 0$) затвор VT2 имеет низкий потенциал относительно подложки, поэтому образуется *p*-канал и транзистор VT2 открыт. В то же время транзистор VT1 закрыт, так как уровень сигнала на затворе меньше уровня сигнала на подложке и канал *n*-типа не образуется. При создании канала в транзисторе VT2



Рис. 14.34. Схема логического элемента НЕ на КМОПТЛ-структурах

ток не протекает, так как канал создан за счет действия электрического тока между затвором и подложкой, и входные цепи не потребляют энергию. Ток в канале транзистора VT2 очень мал и определяется только небольшим током утечки закрытого транзистора VT1, равным приблизительно 10^{-10} А. Следовательно, выходная потребляемая мощность очень мала и на выходе схемы устанавливается лог.1, равная потенциалу положительного полюса источника питания ($U^1_{\text{вых}} \approx +U_{\text{С}}$).

Если на вход схемы подан высокий уровень напряжения ($U^1_{\text{вх}}$), то транзистор VT2 закрыт, а VT1 открыт. Выход схемы через канал транзистора VT1 подключается к общей шине (заземлен) и на выходе — сигнал лог.0. Поскольку VT2 закрыт, то ток в схеме отсутствует и мощность не потребляется. Потребление мощности происходит лишь во время заряда паразитной емкости во входной цепи схемы и входной паразитной емкости следующих каскадов ИС. Таким образом, ИМС КМОПТЛ весьма экономичны. Так как напряжение питания может быть небольшим, то эти схемы имеют высокое быстродействие.

В рассмотренной схеме инвертора на КМОПТЛ-структурах из-за отсутствия токов оба транзистора выполняют задачу ключевых транзисторов и нелинейной (квазилинейной) нагрузки в зависимости от уровня входного сигнала.



Рис. 14.35. Схема логического элемента ИЛИ-НЕ на КМОПТЛ-структурах

Схемотехника реализации логических элементов И-НЕ и ИЛИ-НЕ, как и в статических схемах, заключается в последовательном и параллельном соединении между собой ключевых транзисторов с одинаковым типом канала.

В схеме логического элемента ИЛИ-НЕ (рис. 14.35) ключевые транзисторы VT1 и VT2 с каналами *n*-типа включены параллельно, а транзисторы пассивной нагрузки VT3 и VT4 — последовательно.

При подаче на все входы сигналов U^0 транзисторы VT1 и VT2 закрыты, а транзисторы VT3 и VT4

открыты (созданы каналы *p*-типа). На выходе схемы сигнал лог.1, равный приблизительно источнику питания ($U^1_{\text{вых}} \approx +U_{\text{С}}$).

Если на один из входов схемы (например, x_1) подан сигнал высокого уровня (лог.1), то открывается транзистор VT1 и закрывается VT4, образуя высокоомную нагрузку, поэтому на выходе схемы возникает низкий потенциал через канал транзистора, соответствующий лог.0 ($U^0_{\text{вых}} \approx -U_{\text{С}} \approx 0,2$ В). В этой схеме по-прежнему отсутствует ток от источника $U_{\text{С}}$ в статическом состоянии.

В схеме логического элемента И-НЕ (рис. 14.36) ключевые транзисторы VT1 и VT2 включены последовательно, а транзисторы пассивной нагрузки VT3 и VT4 — параллельно. На выходе сигнал логического нуля будет только при наличии на обоих входах сигналов логической единицы ($U^1_{\text{вх}}$), т.е. выполнятся функция И-НЕ на единицах.



Рис. 14.36. Схема логического элемента И-НЕ на КМОПТЛ-структурах

Если на один из входов схемы (например, x_1) подан сигнал, соответствующий уровню (лог.0), то открывается транзистор VT3 и закрывается VT2, образуя высокоомную нагрузку, поэтому на выходе схемы через канал транзистора VT3 передается высокий потенциал, соответствующий лог.1 ($U^1_{\text{вых}} \approx +U_{\text{С}}$). В этом случае выполняется логическая функция ИЛИ-НЕ на нулях.

Для повышения нагрузочной способности в квазистатических схемах на выходах, также как и в статических схемах, устанавливаются буферные каскады.

На рис. 14.37 представлена схема ЛЭ НЕ с нулевым выходом (каскадом) на транзисторах разной структуры канала VT3 и VT4. Работа схе-



Рис. 14.37. Схема логического элемента НЕ на КМОПТЛ-структурах с буферным каскадом на выходе

мы аналогична работе каскада статического ЛЭ НЕ (рис. 14.31) и квазистатического ЛЭ НЕ (рис. 14.34).

На основе КМОПТЛ-структур также можно построить многоуровневые ЛЭ. На рис. 14.38 показана схема ЛЭ И-ИЛИ-НЕ, в которой два схемотехнических решения ЛЭ И-НЕ, соединенных параллельно, т.е. ключевые транзисторы двух логических элементов И-НЕ включены параллельно (VT1 и VT2 соединены параллельно с VT3 и VT4). Одна схема логического элемента И-НЕ построена на ключевых транзисторах VT1 и VT2 и транзисторах пассивной нагрузки VT5 и VT6, а другая соответственно на ключевых транзисторах VT3 и VT4 и транзисторах пассивной нагрузки VT7 и VT8.

На выходе схемы сигнал лог.0 (низкий уровень) будет в том случае, если выполняется логическая функция И-НЕ на одном логическом элементе И-НЕ. Например, если на входы x_1 и x_2 подать



Рис. 14.38. Схема логического многоуровневого элемента И-ИЛИ-НЕ на КМОПТЛ-структурах

сигнал высокого уровня (лог.1), то откроются транзисторы VT1 и VT2 и нулевой потенциал с общей шины $\perp$ (U_C) через последовательно включенные и созданные каналы этих транзисторов передается на выход. Также сигнал лог.0 на выход может быть передан и через каналы транзисторов VT3 и VT4 при подаче на входы x_3 и x_4 сигнала высокого уровня (лог.1). Таким образом, вариантность получения логического нуля на выходе схемы указывает на выполнение функции ИЛИ при параллельном соединении ЛЭ И-НЕ. В результате можно сделать вывод, что схема выполняет общую функцию И-ИЛИ-НЕ на единицах.

Если на входы одной из групп входов x_1x_3, или x_1x_4, или x_2x_3, или x_2x_4 подать сигнал лог.0, то на выходе получим сигнал лог.1 через один из нагрузочных пассивных транзисторов. Например, если на входы x_1 и x_3 подать сигнал низкого уровня (лог.0), то транзисторы VT1 и VT3 закрываются, а VT5 и VT6 открываются и сигнал высокого уровня (лог.1) с шины питания $+U_C$ передается через созданные каналы транзисторов VT5 и VT6 на выход схемы.

Аналогично можно получить на выходе сигнал лог.1 при подаче на входы других групп входов сигналы лог.0, т.е. имеется вариантность, что указывает на наличие логической функции ИЛИ на сигналах лог.0. В результате можно сделать вывод об общем функционировании схемы, т.е. что схема выполняет функцию ИЛИ-И-НЕ на нулях и является схемотехническим решением логического элемента И-ИЛИ-НЕ на единицах.

Для реализации многоуровневого логического элемента ИЛИ-И-НЕ разработано схемотехническое решение (рис. 14.39), в котором две схемы ИЛИ-НЕ на КМОПТЛ-структурах включены последовательно, т.е. ключевые схемы, выполняющие функцию ИЛИ-НЕ на транзисторах VT1, VT2 и VT3, VT4 включены между собой последовательно, а пассивной нагрузкой являются соответственно транзисторы VT5, VT6 и VT7, VT8.

Если на входы одной из групп входов x_1x_3, или x_1x_4, или x_2x_3, или x_2x_4 подать сигнал высокого уровня (лог.1), то на выходе схемы (y) получим сигнал логического нуля (низкий уровень), равный отрицательному полюсу $-U_C$ ($\perp$ — общая шина). Например, если на входы x_1 и x_3 подать сигнал лог.1, то транзисторы VT1 и



Рис. 14.39. Схема логического многоуровневого элемента ИЛИ-И-НЕ на КМОПТЛ-структурах

VT3 откроются, а VT5 и VT7закроются и сигнал низкого уровня (лог.0) с шины питания $\perp$ ($-U_C$) передается через созданные каналы транзисторов VT1 и VT3 на выход схемы. Аналогично можно получить сигнал лог.0 при подаче на входы других групп входов сигнала лог.1, что указывает на наличие функции ИЛИ-НЕ по группам входов.

Логические элементы на комплементарных транзисторах в интегральной схемотехнике применяются так же широко, как и элементы ТТЛ. По сравнению с элементами ТТЛ схемы КМОП обладают меньшим быстродействием, но потребляют в статике ничтожно малую мощность, которая возрастает только с повышением частоты переключений за счет увеличения потребления тока при коммутации емкостной нагрузки. Диапазон напряжения питания ЛЭ КМОП-структур составляет 5—15 В.

14.5.10. Динамические схемы логических элементов на МОПТЛ-структурах

Динамические схемы ЛЭ сочетают простоту построения статических схем и малую потребляемую мощность квазистатических схем. В динамических схемах используются два свойства МОП-структур — высокое сопротивление закрытого транзистора, равное 10^{11}—10^{18} Ом, и емкостный характер его входного сопротивления на затворе-стоке. Сочетание этих свойств позволяет реализовать дифференцирующие RC-цепи, необходимые для работы динамических схем.

На рис. 14.40 приведена схема однотактного динамического ЛЭ ИЛИ-НЕ МОП-структуры. Работа схемы построена на основе заряда и разряда паразитной входной емкости транзистора VT4 или реальной емкостной нагрузки C, показанной на схеме.

При отсутствии импульса на тактовом входе или при нулевом потенциале транзистор нелинейной нагрузки VT3 закрыт, как и закрыт выходной — накопительный нагрузочный транзистор VT4. В этом случае на выходе схемы отсутствует сигнал.

При поступлении тактового импульса на выход T (лог.1) открываются транзисторы VT3 и VT4. Если в этот момент на выходах x_1 и x_2 действуют сигналы лог.0, то транзисторы VT1 и VT2 закрываются. Тогда на выходе схемы устанавливается уровень лог.1 и заряжается конденсатор C через открытые транзисторы VT3 и VT4 до потенциала лог.1 ($+U_C$). После окончания тактового импульса на выходе схемы сохраняется уровень лог.1 ($U^1_{вых}$) за счет заряда конденсатора. Это можно считать процессом сохранения логической единицы на выходе за счет включения емкостной нагрузки C или использования свойства транзисторов МОП-структур — заряд



Рис. 14.40. Схема однотактного динамического логического элемента ИЛИ-НЕ МОП-структуры

паразитной емкости нагрузочного транзистора VT4 (затвор-сток). Паразитная входная емкость транзистора VT4 мала, что не позволяет долгое время сохранять сигнал лог.1 на выходе. Реальная емкость позволяет сохранять лог.1 на выходе долго. В перспективных схемных решениях в качестве выходных транзисторов применяются специальные МОП-структуры.

Такими транзисторными структурами являются структуры типа МНОП (метал-нитрид Si_3N_4 — оксид SiO_2 — полупроводник с каналом *n*-типа). Такая структура описана при рассмотрении полевых транзисторов. Напомним, что при действии на затворе положительного потенциала (лог.1) электроны из подложки накапливаются на границе слоя нитрида и оксида. Причем этот заряд может храниться в течение тысяч часов при отключении всех источников питания.

Изменение заряда емкости возможно только при одновременном действии лог.1 по тактовому входу и одному или двум информационным входам (x_1, x_2).

Например, если в схеме (рис. 14.40), в которой транзистор VT4 МНОП-структуры, действует высокий уровень сигнала (лог.1) по тактовому входу T и информационному входу x_1, то в транзисторах VT3, VT4 и VT1 создаются каналы и конденсатор начинает разряжаться через созданные каналы транзисторов VT4 и VT1, а на выходе устанавливается низкий уровень (лог.0) только после полного разряда конденсатора. Таким образом, схема выполняет логическую функцию ИЛИ-НЕ на единицах с запаздыванием (хранением) на один такт, а на нулях — логическую функцию И-НЕ.



Рис. 14.41. Схема двухтактного динамического логического элемента И-НЕ МОП-структуры

В двухтактных схемах (рис. 14.41) действие тактовых импульсов по входам $T1$ и $T2$ происходит последовательно во времени. В схеме на рис. 14.41 показана реализация схемотехники ЛЭ И-НЕ. В схеме транзисторы VT4 и VT5 являются накопительными. На выходе схемы сигнал

лог.1 будет в том случае, если на информационные входы x_1 и x_2 поступит сигнал лог.0, а на тактовые входы — сигнал лог.1. В этом случае конденсатор заряжается через созданные каналы транзисторов VT4 и VT5 и нелинейную нагрузку — канал транзистора VT3.

Разряд конденсатора произойдет при условии выполнения логической функции И по входам x_1 и x_2 на единицах, когда на выходе схемы присутствует сигнал низкого уровня — лог.1.

Существуют и другие типы динамических ЛЭ, на которых реализуются логические устройства — триггеры, запоминающие устройства и другие узлы цифровых ИС.

Цифровые интегральные МОП (МДП)-схемы имеют весьма большие перспективы. Особенно ярко преимущества МОП (МДП)-технологии проявляются при реализации больших интегральных микросхем. В дальнейшем по мере усовершенствования технологии изготовления таких схемотехнических решений, МОП (МДП)-структуры могут составить конкуренцию для ЛЭ серии ТТЛ при создании быстродействующих структур.

Рекомендуемая литература

1. *Акимова Г.Н.* Электронная техника: учебник для техникумов и колледжей ж.-д. транспорта. —М.: Маршрут, 2003. — 290 с.

2. *Мизерная З.А.* Электронная техника. — М.: Маршрут, 2006. — 408 с.

3. *Иренькиц И.В.*, *Рябинин В.В.*, *Голощапов С.Н.* Электронная техника. — СПб.: Питер, 2006. — 413 с.

4. *Сиренький И.В.*, *Рябинин В.В.*, *Голощапов С.Н.* Электронная техника: учебное пособие для среднего профессионального образования. — СПб.: Питер, 2006. — 413 с.

Оглавление

Введение 3
Раздел 2. ОСНОВЫ СХЕМОТЕХНИКИ ЭЛЕКТРОННЫХ СХЕМ 6
Глава 9. УСИЛИТЕЛИ ЭЛЕКТРИЧЕСКИХ СИГНАЛОВ 6
9.1. Общие сведения об усилителях 6
9.2. Классификация усилителей 9
9.3. Основные технические показатели работы усилителей 11
9.4. Обратная связь в усилителях 23
9.5. Общие принципы построения и работы схем электрических усилителей 32
9.6. Виды усилительных каскадов 95
9.7. Схемотехника двухтактных усилительных каскадов 101
9.8. Многокаскадные усилители 123
9.9. Усилители постоянного тока 136
Глава 10. ГЕНЕРАТОРЫ СИНУСОИДАЛЬНЫХ КОЛЕБАНИЙ 170
10.1. Общая характеристика и классификация генераторов электрических колебаний 170
10.2. Колебательный контур 171
10.3. Принцип построения и работы генератора синусоидальных (гармонических) колебаний 200
10.4. Стабилизация частоты генераторов типа LC 215
Раздел 3. СХЕМОТЕХНИКА ЦИФРОВЫХ ЭЛЕКТРОННЫХ СХЕМ 224
Глава 11. ОСНОВЫ ИМПУЛЬСНОЙ ТЕХНИКИ 224
11.1. Общая характеристика и параметры импульсных сигналов 224
11.2. Основы построения формирующих цепей 231
11.3. Электронные ключи и методы формирования импульсных сигналов 245

11.4. Триггеры 310
11.5. Импульсные генераторы 343
Раздел 4. ОСНОВЫ МИКРОЭЛЕКТРОНИКИ 379
Глава 12. ОСНОВЫ ФУНКЦИОНАЛЬНОЙ МИКРОЭЛЕКТРОНИКИ 379
12.1. Общие сведения о микроэлектронике 379
12.2. Терминология интегральных микросхем (ИМС) 382
12.3. Классификация интегральных микросхем (ИМС) и их элементов 384
12.4. Система обозначений интегральных микросхем (ИМС) ... 387
12.5. Конструктивно-технологические особенности интегральных микросхем 388
Глава 13. АНАЛОГОВЫЕ ИНТЕГРАЛЬНЫЕ МИКРОСХЕМЫ 443
13.1. Общие сведения и применение аналоговых микросхем 443
13.2. Особенности схемотехнических решений аналоговых интегральных микросхем (АИМС) 445
13.3. Операционные усилители 483
Глава 14. ЦИФРОВЫЕ ИНТЕГРАЛЬНЫЕ МИКРОСХЕМЫ (ЦИМС) 519
14.1. Общие сведения о ЦИМС и логике представления информации в цифровой форме 519
14.2. Классификация цифровых интегральных микросхем (ЦИМС) 526
14.3. Логические функции, элементы и логические устройства в ЦИМС 534
14.4. Основные характеристики и параметры логических элементов 545
14.5. Схемные решения основных логических элементов 549
Рекомендуемая литература 608

Учебное издание

Фролов Владимир Александрович

ЭЛЕКТРОННАЯ ТЕХНИКА

В двух частях

Часть 2
Схемотехника электронных схем

Учебник

Подписано в печать 23.12.2013 г.
Формат 60×84/16. Печ. л. 38,25. Тираж 1400 экз. Заказ
ФГБОУ «Учебно-методический центр по образованию
на железнодорожном транспорте»
105082, Москва, ул. Бакунинская, д. 71
Тел.: +7 (495) 739-00-30,
e-mail: info@umczdt.ru,
http://www.umczdt.ru